「直列ビット転送」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

並直列変換回路３２はＮ_１（＝８）ビット幅のシリアル画像信号ＰＤをＮ_２（＝２）ビット幅の転送信号ＳＤに変換する。例文帳に追加

The dynamicizer circuit 32 converts the N_1(=8)-bit wide serial image signal PD into the N_2(=2)-bit wide transfer signal SD. - 特許庁

出力回路は、正常モードでは、前記データビットを前記第１データ転送速度で外部ターミナルに直列に出力し、テストモードでは、前記第１データ転送速度より低い第２データ転送速度で前記データビットを前記外部ターミナルに直列に出力する。例文帳に追加

The output circuit is configured to serially output the data bits to an external terminal at the first data transfer rate in a normal mode of operation, and to serially output the data bits to the external terminal at a second data transfer rate that is lower than the first data transfer rate in a test mode of operation. - 特許庁

電流切り替え用スイッチと相変化膜とが電気的に並列に形成されたメモリビットの複数個を電気的に直列に配置したメモリアレイ構造を持つ相変化メモリにおいて、転送速度性能の向上と信頼性の向上とを共に実現する。例文帳に追加

To improve a transfer speed performance and reliability for a phase change memory that has a memory array structure in which a plurality of memory bits having a current selector switch and phase change film electrically formed in parallel are electrically arranged in series. - 特許庁

バウンダリスキャンを制御する命令コードを保持するメモリ１１と、命令コードを保持するメモリ１１から命令レジスタＩＲ１２へ命令コードを転送するセレクタＳＬ１２と、目例レジスタＩＲ１２に直列に接続された１ビットレジスタ１４を備える。例文帳に追加

This circuit is equipped with a memory 11 for holding an instruction code for controlling boundary scan, a selector SL12 for transferring the instruction code from the memory 11 holding the instruction code to an instruction resister IR12, and a one-bit resister 14 connected in series to the instruction resister IR12. - 特許庁

更にこの方法は、圧縮メディア・データのブロックをデータ区分に構文解析することを含み、各々のデータ区分の区分ビット長はスロット・ビット長以下であり、更に１つのデータ区分を第１の未使用データ・スロットに挿入し（６００）、等時性信号プロセッサに接続された等時性信号インターフェースを介してデータ・フレームを直列に転送する。例文帳に追加

The method further comprises a step for parsing the block of compressed media data into data sections, a step for inserting one more data section into the first data slot not yet used if the bit length of each data section is not longer than the slot bit length (600), and a step for transferring the data frames in series through the isochronous signal interface connected with the isochronous signal processor. - 特許庁