| 例文 (8件) |
CTRL1を含む例文一覧と使い方
該当件数 : 8件
A gate circuit 34 generates a control signal CTRL 3 for an auxiliary source IC35 based on the control signals CTRL1 and CTRL2.例文帳に追加
ゲート回路３４は、制御信号ＣＴＲＬ１および制御信号ＣＴＲＬ２に基づいて、補助電源ＩＣ３５に対する制御信号ＣＴＲＬ３を生成する。 - 特許庁
A first delay circuit 102 receives a parallel data clock (P_CLK) for delay according to a first control voltage (CTRL1), for outputting as a delay parallel data clock (DP_CLK).例文帳に追加
第１遅延回路１０２は、並列データ・クロック（Ｐ＿ＣＬＫ）を受けて第１制御電圧（ＣＴＲＬ１）に応じて遅延し、遅延並列データ・クロック（ＤＰ＿ＣＬＫ）として出力する。 - 特許庁
The assignment of segments (HMC1, HMC2, HMB1, HMB2, HMB3, HMB4) is changed between pipes (CTRL1, CTRL2, B_I1, B_I2, B_I3, B_O1, B_O2, B_O3) in dependence on the pipe traffic.例文帳に追加
セグメント（ＨＭＣ１、ＨＭＣ２、ＨＭＢ１、ＨＭＢ２、ＨＭＢ３、ＨＭＢ４）の割当ては、パイプトラフィックに依存して、パイプ（ＣＴＲＬ１、ＣＴＲＬ２、Ｂ＿Ｉ１、Ｂ＿Ｉ２、Ｂ＿Ｉ３、Ｂ＿Ｏ１、Ｂ＿Ｏ２、Ｂ＿Ｏ３）の間で変更される。 - 特許庁
A method for data transfer between a host (H) and a device (D1, D2) through pipes (CTRL1, CTRL2, B_I1, B_I2, B_I3, B_O1, B_O2, B_O3) is presented.例文帳に追加
ホスト（Ｈ）とデバイス（Ｄ１、Ｄ２）の間の、パイプ（ＣＴＲＬ１、ＣＴＲＬ２、Ｂ＿Ｉ１、Ｂ＿Ｉ２、Ｂ＿Ｉ３、Ｂ＿Ｏ１、Ｂ＿Ｏ２、Ｂ＿Ｏ３）を経由するデータ転送のための方法が提示される。 - 特許庁
For instance, a memory startup control block CTRL1 is provided between a memory block MEM1 invariant in access latency represented by an SRAM or the like and an arithmetic block IP1.例文帳に追加
例えば、ＳＲＡＭなどに代表されるアクセスレイテンシ不変のメモリブロックＭＥＭ１と演算ブロックＩＰ１との間にメモリ起動制御ブロックＣＴＲＬ１を設ける。 - 特許庁
Pads (CTRL0, CTRL1) for access strobe signal are arranged to be nearer to a pad for clock signal than pads (CMD ARD) for address signal to easily make the load of the clock signal equal the load of the access strobe signal.例文帳に追加
アクセスストローブ信号用のパッド（ＣＴＲＬ０、ＣＴＲＬ１）はコマンド・アドレス信号用のパッド（ＣＭＤ・ＡＤＲ）よりもクロック信号用のパッドの近くに配置して、クロック信号の負荷とアクセスストローブ信号の負荷を同等にし易いようにする。 - 特許庁
Specifically, for example, during a fixed period of time from the operation start time of the oscillation circuit 10 to stabilization of the oscillation, the control circuit 30 supplies control signals Ctrl1(H), Ctrl2(H) to the first and second inverters 12, 13 so as to make the both inverters operate at the same time.例文帳に追加
具体的には例えば、発振回路１０の動作開始直後から発振が安定するまでの一定期間は、制御回路３０からハイレベルの制御信号Ｃｔｒｌ１（Ｈ），Ｃｔｒｌ２（Ｈ）が第１及び第２のインバータ１２，１３に供給され、両者が同時に動作する。 - 特許庁
The memory startup control block CTRL1 interprets an address signal ADDR11 and an instruction signal CMD11 input from the arithmetic block IP1, and when a readout instruction is issued successively two times or more for a same memory address, stops a memory starting signal CLK12 to the memory block MEM1.例文帳に追加
メモリ起動制御ブロックＣＴＲＬ１は、演算ブロックＩＰ１から入力されるアドレス信号ＡＤＤＲ１１と命令信号ＣＭＤ１１を解釈し、同一メモリアドレスに対して２回以上連続して読み出し命令が発行された場合には、メモリブロックＭＥＭ１に対するメモリ起動信号ＣＬＫ１２を停止する。 - 特許庁
| 例文 (8件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
