| 意味 | 例文 |
Clock frequencyの部分一致の例文一覧と使い方
該当件数 : 4275件
CLOCK FREQUENCY DIVIDER CIRCUIT, AND CLOCK FREQUENCY DIVIDING METHOD例文帳に追加
クロック分周回路、及びクロック分周方法 - 特許庁
FREQUENCY SYNCHRONIZATION OF CLOCK例文帳に追加
クロックの周波数同期 - 特許庁
The clock frequency divider 25 forms frequency clock by dividing the basic frequency clock 61.例文帳に追加
クロック分周器25は、基本クロック61を分周して分周クロックを生成する。 - 特許庁
CLOCK FREQUENCY CONTROLLER例文帳に追加
クロック周波数制御装置 - 特許庁
CLOCK FREQUENCY CORRECTION SYSTEM例文帳に追加
クロック周波数補正システム - 特許庁
CLOCK FREQUENCY CONTROL PROGRAM AND CLOCK FREQUENCY CONTROLLER例文帳に追加
クロック周波数制御プログラム、クロック周波数制御装置 - 特許庁
FREQUENCY DIVISION CLOCK GENERATING CIRCUIT例文帳に追加
分周クロック生成回路 - 特許庁
CLOCK FREQUENCY TRANSMISSION SYSTEM例文帳に追加
クロック周波数伝送システム - 特許庁
CLOCK FREQUENCY CONTROL CIRCUIT AND CLOCK FREQUENCY CONTROL METHOD例文帳に追加
クロック周波数制御回路及びクロック周波数制御方法 - 特許庁
CLOCK FREQUENCY MULTIPLYING CIRCUIT DEVICE例文帳に追加
クロック周波数逓倍回路装置 - 特許庁
MULTIPHASE-CLOCK PROCESSING CIRCUIT, AND CLOCK-FREQUENCY MULTIPLYING CIRCUIT例文帳に追加
多相クロック処理回路およびクロック逓倍回路 - 特許庁
A clock frequency divider circuit 12 frequency-divides a first input reference clock, a clock frequency divider circuit 13 frequency-divides a second input reference clock, and a clock frequency divider circuit 17 frequency-divides an in-apparatus reference clock.例文帳に追加
クロック分周回路12は第1の入力基準クロックを、クロック分周回路13は第2の入力基準クロックを、クロック分周回路17は装置内基準クロックを分周する。 - 特許庁
FREQUENCY-MULTIPLIED CLOCK SIGNAL OUTPUT CIRCUIT例文帳に追加
逓倍クロック信号出力回路 - 特許庁
A clock generation section 11 generates and output the clock signal by changing the clock frequency into the selected clock frequency.例文帳に追加
クロック生成部11は、選択されたクロック周波数に変更してクロック信号を生成出力する。 - 特許庁
A frequency divider 17 of a master chip 101 frequency-divides a clock CK to generate a frequency division clock 33 and a frequency divider 27 of a slave chip 201 frequency-divides the clock CK to generate a frequency division clock 43.例文帳に追加
マスタチップ101の分周器17及びスレーブチップ201の分周器27は、いずれもクロックCKを分周してそれ分周クロック33,43を生成する。 - 特許庁
AUTOMATIC CLOCK FREQUENCY SPECIFYING APPARATUS例文帳に追加
自動クロック周波数選定装置 - 特許庁
OPERATION CLOCK FREQUENCY SWITCHING CIRCUIT例文帳に追加
動作クロック周波数切替回路 - 特許庁
The frequency divider 10 generates a frequency divided clock signal by dividing the frequency of a local clock signal.例文帳に追加
分周器10は、ローカルクロック信号を分周して分周クロック信号を生成する。 - 特許庁
A 1/2 frequency divider 15 subjects the Rth frequency clock signal to 1/2 frequency division and outputs a frequency divided clock DIVOUT.例文帳に追加
1/2分周部15は、R分周クロックD1を1/2分周して、分周クロックDIVOUTを出力する。 - 特許庁
CLOCK FREQUENCY INFORMATION TRANSFER SYSTEM例文帳に追加
クロック周波数情報転送システム - 特許庁
A frequency divider 12 divides the oscillation clock CKout to generate a frequency divided clock CKdiv.例文帳に追加
分周器12は、発振クロックCKoutを分周して分周クロックCKdivを生成する。 - 特許庁
The clock frequency-divider circuit 210 generates the frequency-divided clock 22 asynchronously with the fundamental oscillation clock 32.例文帳に追加
クロック分周回路210は、原振クロック32と非同期に分周クロック22を生成する。 - 特許庁
FREQUENCY CORRECTION METHOD FOR REFERENCE CLOCK例文帳に追加
基準クロックの周波数補正方法 - 特許庁
CLOCK GENERATOR FOR GENERATING FREQUENCY JITTER SYSTEM CLOCK例文帳に追加
周波数ジッターシステムクロックを発生するためのクロック発生器 - 特許庁
To obtain a clock signal whose frequency is close to a desired frequency from a reference clock signal.例文帳に追加
基準クロック信号から所望の周波数に近いクロック信号を得る。 - 特許庁
REFERENCE CLOCK FREQUENCY TEMPERATURE CONTROL CIRCUIT例文帳に追加
基準クロック周波数温度制御回路 - 特許庁
A clock CKL 2 of a frequency of N times the clock of a frequency of 1H is used.例文帳に追加
1Hの周期のクロックのN倍の周波数のクロックCLK2を使用する。 - 特許庁
Thus, the frequency of the system clock is matched with the frequency of a system clock at the encoder side.例文帳に追加
これにより、エンコーダ側のシステムクロックの周波数に一致させることができる。 - 特許庁
An EXOR circuit 4 inputs the frequency divided clock and the delayed frequency divided clock.例文帳に追加
EXOR回路4は、分周クロックと、遅延分周クロックとが入力される。 - 特許庁
CLOCK SIGNAL GENERATING CIRCUIT AND CLOCK FREQUENCY ADJUSTMENT METHOD例文帳に追加
クロック信号発生回路及びそのクロック周波数調整方法 - 特許庁
A frequency divider 4 generates a pixel clock by dividing the high frequency wave clock generated by high frequency wave clock generation section 1.例文帳に追加
分周器4は、高周波クロック生成部1によって生成される高周波クロック分周して画素クロックを生成する。 - 特許庁
To generate a clock signal of a desired frequency by dividing a frequency of the clock signal in an arbitrary frequency dividing ratio.例文帳に追加
クロック信号を任意の分周比率で分周し所望の周波数のクロック信号を発生させる。 - 特許庁
A frequency divider 5 frequency-divides the output clock from the VCO 4 to generate a comparison clock.例文帳に追加
分周器5は、VCO4の出力クロックを分周して比較クロックを生成する。 - 特許庁
The frequency of the clock f2 is higher than the frequency of the clock f1 and the frequencies are in a relation of an integer ratio.例文帳に追加
クロックf2は、クロックf1より高く、かつその周波数が整数比の関係にある。 - 特許庁
The frequency divider 12 outputs a clock signal CKL by frequency-dividing the clock signal CK.例文帳に追加
分周器12はクロック信号CKを分周したクロック信号CKLを出力する。 - 特許庁
The detected reception frequency is inputted to a clock frequency supplying part 104, and the clock frequency supplying part determines a clock frequency Fc of a display part 106.例文帳に追加
検出された受信周波数はクロック周波数供給部104に入力され、ここで表示部106のクロック周波数Fcが決定される。 - 特許庁
A clock generation part changes the frequency of a clock signal according to a clock adjusting signal.例文帳に追加
クロック生成部は、クロック調整信号に応じてクロック信号の周波数を変更する。 - 特許庁
CLOCK FREQUENCY DIVIDER AND FREQUENCY DIVIDING METHOD IN DELAY LOCKED LOOP例文帳に追加
ディレイロックループにおけるクロック分周器及びクロック分周方法 - 特許庁
FREQUENCY CONTROL DEVICE FOR REFERENCE CLOCK SIGNAL例文帳に追加
基準クロック信号の周波数制御装置 - 特許庁
FREQUENCY CORRECTION METHOD FOR RECOVERED CLOCK SIGNAL例文帳に追加
再生クロック信号の周波数補正方法 - 特許庁
SIMULCAST CLOCK SYNCHRONIZATION AND FREQUENCY EQUALIZATION SYSTEM AND METHOD THEREFOR例文帳に追加
同報同期・等化システムおよびその方法 - 特許庁
The clock frequency-dividing circuit 12 frequency-divides the reference clock SCLK from the reference clock generating circuit 11 according to the set frequency-division ratio to decrease the frequency of the reference clock SCLK.例文帳に追加
クロック分周回路12は、その設定された分周比に応じて、基準クロック発生回路11からの基準クロックSCLKを分周させて、その周波数を低下させる。 - 特許庁
A frequency of a clock input from a clock terminal CK is divided into a half frequency by a frequency divider 140.例文帳に追加
クロック端子CKから入力されたクロックは分周器140によって半分の周波数に分周される。 - 特許庁
FIXED FREQUENCY CLOCK OUTPUT HAVING VARIABLE HIGH-FREQUENCY INPUT CLOCK AND NON-RELATED FIXED FREQUENCY REFERENCE SIGNAL例文帳に追加
可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|