「SUPERSCALAR PROCESSOR」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

REORDER BUFFER DEVICE IN SUPERSCALAR TYPE PROCESSOR例文帳に追加

スーパースカラ型プロセッサにおけるリオーダーバッファ装置 - 特許庁

CHECKPOINTING OF SUPERSCALAR OUT-OF-ORDER PROCESSOR FOR ERROR RECOVERY例文帳に追加

エラー・リカバリのためのスーパースカラ、アウトオブオーダ・プロセッサのチェックポインティング - 特許庁

MULTI-PIPE DISPATCH AND EXECUTION OF COMPLEX INSTRUCTION IN SUPERSCALAR PROCESSOR例文帳に追加

スーパースカラ・プロセッサにおける複合命令のマルチパイプ・ディスパッチおよび実行 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor suitable for realization by a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide a RISC-based high-performance superscalar type processor architecture allowing easy enhancement of an architecture function.例文帳に追加

アーキテクチャ機能の強化が容易なRISCベースの高性能スーパースカラー型プロセッサ・アーキテクチャを提供する。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor which is suitable to be realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide an instruction performance method using a high-performance RISC-based superscalar processor suitable for being realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide a RISC-based high-performance superscalar type processor architecture facilitating a reinforcement of an architecture function.例文帳に追加

アーキテクチャ機能の強化が容易なRISCベースの高性能スーパースカラー型プロセッサ・アーキテクチャを提供する。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor suitable to be realized in a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide an instruction execution method using a high-performance RICS-based superscalar processor which is suitable to be realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide an instruction execution method using a high-performance, RISC-based superscalar processor to be suitably realized by a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor, which is suitably used by a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide a high performance superscalar type RISC-based processor architecture which facilitates an enhancement of an architecture function.例文帳に追加

アーキテクチャ機能の強化が容易なRISCベースの高性能スーパースカラー型プロセッサ・アーキテクチャを提供する。 - 特許庁

To reduce a circuit scale of a superscalar processor reservation station.例文帳に追加

この発明の課題は、スーパースカラプロセッサのリザベーションステーションにおける、回路規模を削減することにある。 - 特許庁

To provide an instruction execution method using a high performance RISC based superscalar processor suitable for being realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To provide an instruction execution method using a high-performance RISC-based superscalar processor suitable to be realized with a microprocessor.例文帳に追加

マイクロプロセッサで実現するのに適した高性能のＲＩＳＣベースのスーパースカラープロセッサを用いた命令実行方法を提供する。 - 特許庁

To reduce a leak current while keeping the operating speed of a CMOS semiconductor circuit of a superscalar processor high.例文帳に追加

スーパースカラプロセッサのＣＭＯＳ半導体回路の動作速度を高く維持しながらリーク電流を低減する。 - 特許庁

To provide a RISC-based high-performance superscalar processor architecture allowing an architecture function to be easily reinforced.例文帳に追加

アーキテクチャ機能の強化が容易なRISCベースの高性能スーパースカラー型プロセッサ・アーキテクチャを提供する。 - 特許庁

To increase the data processing speed of a superscalar type processor which transfers an execution result to a reorder buffer through write-back buses less than execution units.例文帳に追加

この発明は、実行ユニットの数より少ない数のライトバックバスを介して実行結果をリオーダバッファに転送するスーパースカラ型プロセッサにおいて、データ処理速度の高速化を図ることを目的とする。 - 特許庁

To provide a system capable of fast deciding the number of retires and the number of result data written back to a register file in the reorder buffer of a superscalar type processor.例文帳に追加

この発明は、スーパースカラ型プロセッサのリオーダバッファにおいて、リタイア数とレジスタファイルへの結果データ書き戻し数を高速に決定できる方式を提供することを目的としている - 特許庁

The high-performance superscalar processor architecture has a register file array (554) for storing an execution result of a savable instruction in its completion and a temporary buffer (552) for storing an execution result of non-savable instruction in its completion in order to store execution results from a plurality of functional units.例文帳に追加

複数の機能ユニットからの実行結果をストアするため、完了時に退避可能な命令の実行結果をストアするレジスタファイルアレイ（５５４）と、完了時に退避不可能な命令の実行結果をストアする一時バッファ（５５２）を備える。 - 特許庁

When the means operates as a superscalar, a dependency analyzer in the processor is activated to simultaneously issue multiple commands executable in parallel based on the analysis result, and, when one or more commands are issued while in parallel, the dependency analyzer is inactivated.例文帳に追加

スーパースカラとして動作させるときは、プロセッサ内の依存性解析器を動作させて解析結果に従って並列処理可能な複数命令を同時発行し、一つ以上の命令を並べられたまま発行する場合は該依存性解析器を停止させる。 - 特許庁