| 例文 |
bicmos processの部分一致の例文一覧と使い方
該当件数 : 11件
BiCMOS PROCESS IMPROVED BY RESISTOR WITH SMALL TEMPERATURE COEFFICIENT OF RESISOTOR (TCRL)例文帳に追加
抵抗温度係数の小さい抵抗器（ＴＣＲＬ）による改善されたＢｉＣＭＯＳプロセス - 特許庁
To provide a bipolar transistor with a protruberant extrinsic self-aligned base that uses a selective epitaxial growth for BICMOS integration, and to provide a high-performance BiCMOS structure with minimum process complexity, without having to sacrifice the performances of either the bipolar transistors or CMOS devices.例文帳に追加
ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。 - 特許庁
This silicide formation is incorporated in a BiCMOS process flow after forming a raised and extrinsic base.例文帳に追加
このシリサイド形成は、盛上った外因性ベースを形成した後で、ＢｉＣＭＯＳプロセス・フローに組み込まれる。 - 特許庁
To provide a method for manufacturing a BiCMOS type semiconductor device which can shorten a production process.例文帳に追加
製造工程の短縮が可能なＢｉＣＭＯＳ型半導体装置の製造方法を提供する。 - 特許庁
To manufacture a BiCMOS where a CMOS transistor and a bipolar transistor are mixedly mounted on the same substrate by a simple process and at the same time to improve the reliability in the gate insulating film of the BiCMOS.例文帳に追加
ＣＭＯＳトランジスタと、バイポーラトランジスタとを同一基板に混載してなるＢｉＣＭＯＳを、簡便なプロセスで製造するとともに、当該ＢｉＣＭＯＳのゲート絶縁膜の信頼性を高める。 - 特許庁
To provide a domino circuit capable of accelerating a circuit, reducing a circuit area, forming the domino circuit into a BiCMOS, and simplifying a MOS and a bipolar element mounting process.例文帳に追加
回路の高速化、回路面積の低減化、ドミノ回路のＢｉＣＭＯＳ化、ＭＯＳ、バイポーラ素子搭載プロセスの簡易化を可能としたドミノ回路。 - 特許庁
To form a capacitor in which capacitance per unit volume is large, voltage dependence is low, and the absolute level is a MOS transistor level only by adding a mask in a process of manufacturing a BicMOS-type semiconductor device.例文帳に追加
ＢｉＣＭＯＳ型半導体装置のプロセスにおいて、マスクを一枚追加するだけで単位体積あたりの容量値が大きく、電圧依存性が小さく、絶対段差はＭＯＳトランジスタレベルの容量を形成する。 - 特許庁
An analogue charge amplifier 58 is constituted by integrated bipolar technique and the reader circuit 48 of the amplifier is embodied by a BICMOS process being a system of digital technique, preferably, current mode logic(CML) technique.例文帳に追加
本発明では、アナログ電荷増幅器５８が、集積バイポーラ技術で構成され、増幅器の読出し回路４８はデジタル技術、好適には電流モード論理（ＣＭＬ）技術の形式であるＢＩＣＭＯＳプロセスで具現化される。 - 特許庁
In a process of fabricating BiCMOS, a bipolar base layer 10 is formed, a polycrystal silicon layer 15 and an insulating layer 16 are formed by lamination, then the layer is patterned to form an emitter electrode 17 and a gate electrode 18.例文帳に追加
ＢｉＣＭＯＳ製造工程において、バイポーラのベース層１０を形成し、多結晶シリコン膜１５と絶縁膜１６を積層して形成した後、その積層をパターニングしてエミッタ電極１７とゲート電極１８を形成する。 - 特許庁
To obtain an insulated gate N-channel field effect type transistor having high breakdown voltage and a high ESD endurance strength without increasing a process and a circuit, and the body potential of an element can be set freely without recourse to semiconductor substrate potential in a BiCMOS integrated circuit.例文帳に追加
ＢｉＣＭＯＳ集積回路において、工程や回路面積を増加させずに、高耐圧と高ＥＳＤ耐量を有し、素子のＢｏｄｙ電位を半導体基板電位によらず自由に設定できる絶縁ゲートＮチャネル電界効果型トランジスタを提供する。 - 特許庁
To provide a manufacturing method of a semiconductor device, which prevents reduction in hFE in low current due to an increase of the surface recombination current in a bipolar transistor and can microscopically form the device by forming an external base region in a self alignment manner to an emitter polycrystalline silicon film in a BiCMOS process.例文帳に追加
ＢｉＣＭＯＳプロセスにおいて、バイポーラトランジスタの表面再結合電流の増大による低電流でのｈ_FEの低下を防止し、外部ベース領域をエミッタ多結晶シリコンに対して自己整合的に形成することで微細化が可能な半導体装置の製造方法を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
