a MOSとは 意味・読み方・使い方

A sense amplifier precharging circuit SPD is constituted of n type MOS transistors MN20, MN21, MN30, MN31, MN32 and Mn33 and the circuits are formed respectively in cross areas.例文帳に追加

センスアンププリチャージ回路SPDは、nチャネル型のMOSトランジスタMN20，MOSトランジスタMN21，MOSトランジスタMN30，MOSトランジスタMN31，MOSトランジスタMN32，及びMOSトランジスタMN33で構成されており、各々クロス領域に形成されている。 - 特許庁

The leak current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor within a SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

Leakage current of a MOS transistor in a memory cell is reduced by controlling the potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

In the bias circuit 12, a MOS transistor NB11, a MOS transistor NB12 and a resistive load RB10 are serially connected in the order and provided.例文帳に追加

バイアス回路12は、MOSトランジスタNB11と、MOSトランジスタNB12と、抵抗性負荷RB10をこの順に直列接続して含む。 - 特許庁

The potential of a source line ssl of a driving MOS transistor in an SRAM memory cell MC is controlled so as to reduce the leakage current of MOS transistors in a memory cell.例文帳に追加

SRAMメモリセルMC内の駆動MOSトランジスタのソース線sslの電位を制御することでメモリセル内のMOSトランジスタのリーク電流を低減する。 - 特許庁

The sources of the load MOS M51 to M53 are connected to a common GND line 4 and the gates are connected to the gate of an input MOS M50 and also to a voltage input terminal 5.例文帳に追加

負荷MOS M51〜M53のソースは共通のGNDライン４に、ゲートは入力MOS M50のゲートに接続されると共に電圧入力端子５に接続される。 - 特許庁

To provide dummy pattern design for reducing the performance drift of a MOS device caused by a difference of stress applied on the MOS device.例文帳に追加

MOSデバイスに加えられる応力の違いに起因するMOSデバイスの性能のドリフトを低減するダミーパターン設計を提供する。 - 特許庁