| 例文 |
bipolar diffusionの部分一致の例文一覧と使い方
該当件数 : 53件
To provide a method of fabricating a reverse-blocking insulated gate bipolar transistor which can reduce the occupation area ratio of an isolation region per chip, which becomes a problem even in the case of a thin wafer (semiconductor substrate) having a thickness of ≤150 μm, which can avoid the tradeoff between an on-voltage characteristic and turn-off loss, and also can reduce diffusion time.例文帳に追加
オン電圧特性とターンオフ損失とのトレードオフを回避できる150μm以下の薄いウェハ(半導体基板)の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。 - 特許庁
To provide a semiconductor device having a bipolar transistor with a structure capable of regulating a base input signal voltage bringing the transistor forming a conductive diffusion region that is different from a base region at the contact part of a base electrode to ON-state and controlling a base current in the case when this is a digital transistor.例文帳に追加
ベース電極のコンタクト部にベース領域と異なる導電形の拡散領域を形成するトランジスタのオンするベース入力信号電圧を調整し得ると共に、これをデジタルトランジスタとする場合に、ベース電流を制御し得る構造のバイポーラトランジスタを有する半導体装置を提供する。 - 特許庁
To provide a reverse blocking insulated gate type bipolar transistor for reducing the occupation area ratio of the isolation region per chip, which becomes a problem if the thickness of a thin wafer (semiconductor substrate) is equal to 150 μm or less, which can avoid the tradeoff between on voltage property and turn off loss, and also for shortening diffusion time, and its fabrication method.例文帳に追加
オン電圧特性とターンオフ損失とのトレードオフを回避できる150μm以下の薄いウェハ(半導体基板)の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|