cdlを含む例文一覧と使い方
該当件数 : 12件
A dynamic pre-charge circuit 30 is connected to the common data line CDL.例文帳に追加
共通データ線CDLにはダイナミックプリチャージ回路30が接続される。 - 特許庁
After the common data line CDL and a selected bit line are charged, the transfer gate 30B is turned off, and the common data line CDL is separated from the capacitor transistor 30A.例文帳に追加
共通データ線CDLおよび選択されたビット線が充電された後、トランスファゲート30Bがオフし、共通データ線CDLがキャパシタトランジスタ30Aから切り離される。 - 特許庁
A central data library (CDL) centralizes all control and feedback data, and a user interface displays a status of each joint, actuator, and sensor using the CDL.例文帳に追加
中央データライブラリ(CDL)は、全ての制御及びフィードバックデータを集め、ユーザーインターフェースは、そのCDLを使用して、各関節、アクチュエータ、及びセンサの状態を表示する。 - 特許庁
(cdl) O-3-tert-butylphenyl N-(6-methoxy-2-pyridyl)-N-methylthiocarbamate; pyributicarb 例文帳に追加
四百五十 N―(六―メトキシ―二―ピリジル)―N―メチルチオカルバミン酸O―三―ターシャリ―ブチルフェニル(別名ピリブチカルブ) - 日本法令外国語訳データベースシステム
To collect information without being influenced by a utilization frequency of a user although quality confirmation using call detail log (CDL) data is influenced by a use frequency of the user.例文帳に追加
CDLデータを使った品質確認では、ユーザの使用頻度に影響される。 - 特許庁
The change category selection section selects a change category for the electronic document in a candidate list CDL of a category.例文帳に追加
変更カテゴリ選択部は、電子化文書について、カテゴリの候補リストCDLにおいて、変更カテゴリを選択する。 - 特許庁
Plural bit lines BL1-BLn are connected to a common data line CDL through a bit line selecting circuit 2.例文帳に追加
複数のビット線BL1〜BLnはビット線選択回路2を介して共通データ線CDLに接続される。 - 特許庁
The common data line CDL is connected to the capacitor transistor 30A by turning on the transfer gate 30B.例文帳に追加
トランスファゲート30Bがオンすることにより共通データ線CDLがキャパシタトランジスタ30Aに接続される。 - 特許庁
Consequently, when an AC adapter cable is inserted into the CDL-DCin jack 956 of the cradle 950, a battery built in the battery charger 900 is charged.例文帳に追加
このため、クレイドル950のCDL−DCinジャック956にACアダプターケーブルを差しておくことで、バッテリーチャージャー900に内蔵されているバッテリーに充電が行われる。 - 特許庁
The DLL circuit comprises a delay line (CDL) 10 for delaying a clock signal at a relatively coarse adjustment pitch, a delay line (FDL) 20 for delaying a clock signal at a relatively fine adjustment pitch, and phase detection circuits 41 and 42 and counter control circuits 51 and 52 for controlling the delay of delay lines 10 and 20.例文帳に追加
相対的に粗い調整ピッチでクロック信号を遅延させるディレイライン(CDL)10と、相対的に細かい調整ピッチでクロック信号を遅延させるディレイライン(FDL)20と、ディレイライン10,20の遅延量を制御する位相検知回路41,42及びカウンタ制御回路51,52とを備える。 - 特許庁
| ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
