| 例文 |
event driven simulationの部分一致の例文一覧と使い方
該当件数 : 4件
Eventually, event-driven simulation can be made fast at the stage of a hardware description language in which a circuit of register transfer level is described.例文帳に追加
結果的に、レジスタ・トランスファー・レベルの回路を記述するハードウエア記述言語の段階で、イベントドリブン・シミュレーションを高速化することができる。 - 特許庁
To obtain the estimation of a step execution time by expressing a behavior at an application level by an event-driven simulation and statistically approximating memory access timings of a smaller granularity.例文帳に追加
アプリケーション・レベルの振る舞いを、イベント・ドリブンのシミュレーションで表現するとともに、より粒度の小さいメモリ・アクセス・タイミングを統計的に近似して、ステップ実行時間予測を得る。 - 特許庁
To make simulation in an event driven method at high speed by converting an HDL described in a net list format into an RTL description by reducing the number of events.例文帳に追加
ネットリスト形式で記述されたHDLに対してイベント数を減らしてRTL記述に変換することによってイベントドリブン方式でのシミュレーションを高速化する。 - 特許庁
When the timing of a circuit having a PLL block is verified by an event-driven type logic simulation method, a jitter value characteristic of the PLL block included in a target circuit is described in a delay library and added to or subtracted from the result obtained by timing verification, thereby performing the timing verification while the jitter value is taken into consideration according to whether the setup and hold of the target circuit are satisfied.例文帳に追加
PLLブロックを有する回路をイベントドリブン方式の論理シミュレーション方法でタイミング検証を行う場合、ターゲットとなる回路に含まれるPLLブロック固有のジッタ値を遅延ライブラリーに記述し、タイミング検証により得られた結果にジッタ値を加算もしくは減算し、ターゲットとなる回路のSetup/Holdを満足するか否かでジッタ値を考慮したタイミング検証を行う段階を有する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|