| 例文 |
flash storage arrayの部分一致の例文一覧と使い方
該当件数 : 9件
The improved flash EEPROM memory-based storage subsystem includes one or more flash memory arrays, each flash memory array being provided with three data registers and a controller circuit.例文帳に追加
１以上のフラッシュメモリアレイを含み、各アレイは３つのデータレジスタと１つのコントローラ回路とを備える。 - 特許庁
To provide a programming method and device programming a flash memory cell in an analog storage device array.例文帳に追加
アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁
In a data storage device including a flash array 58 and a universal serial bus (USB) controller 56 in conformity with the USB specification, a unit 46 includes an erasable nonvolatile memory module called a flash module 58, which can receive a write command and a read command from a host platform 44.例文帳に追加
ＵＳＢ仕様に適合性がある、フラッシュアレイ５８及びユニバーサル・シリアル・バス（ＵＳＢ）制御器５６から構成されたデータ記憶装置。 - 特許庁
A storage unit made of a flash array (58) and a Universal Serial Bus (USB) controller (56) is implemented to be compatible with the USB specification.例文帳に追加
ＵＳＢ仕様に適合性がある、フラッシュアレイ（５８）及びユニバーサル・シリアル・バス（ＵＳＢ）制御器（５６）から構成されたデータ記憶装置。 - 特許庁
The semiconductor storage apparatus includes a flash memory array 118, which includes a plurality of nonvolatile memory elements which need to be erased before writing, and a ferroelectric memory array 113 including a plurality of nonvolatile memory elements which can be overwritten.例文帳に追加
書き込み前に消去が必要な複数の不揮発性メモリ素子からなるフラッシュメモリアレイ１１８と、上書き可能な複数の不揮発性メモリ素子からなる強誘電体メモリアレイ１１３とを設ける。 - 特許庁
A flash EEPROM 100 has a trimming value storage area 130 for storing a trimming value corresponding to each erase unit area 120 included in a memory cell array 110.例文帳に追加
フラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０に含まれる各消去単位領域１２０に対応して、トリミング値を記憶するトリミング値記憶領域１３０を備える。 - 特許庁
NOR type flash memory (nonvolatile semiconductor storage device) 1 includes: a memory cell array 11; a dummy memory cell array (reference circuit) 12; a sense amplifier 13; load circuits 14 and 15; pre-charge circuits 16 and 17; and a reference voltage generation circuit 20.例文帳に追加
ＮＯＲ型フラッシュメモリ（不揮発性半導体記憶装置）１は、メモリセルアレイ１１と、ダミーメモリセルアレイ（リファレンス回路）１２と、センスアンプ１３と、負荷回路１４及び１５と、プリチャージ回路１６及び１７と、基準電圧発生回路２０とを備えている。 - 特許庁
A method of reading a flash memory device divides a plurality of page buffers connected to a memory cell array through a lot of bit lines into at least two groups, sequentially shifts a point in time to drive the page buffers on a group unit and reads the storage status of each cell.例文帳に追加
フラッシュメモリ素子の読出し方法は、多数のビットラインを介してメモリセルアレイに連結された複数のページバッファを少なくとも２つのグループに分割し、ページバッファをグループ単位で順次時点をずらして駆動し、各セルの記憶状態を読み出す。 - 特許庁
The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加
本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
