「gate level logic simulation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

It is determined whether a logic simulation result of an RTL description and a gate-level logic simulation result are matched.例文帳に追加

ＲＴＬ記述の論理シミュレーション結果とゲートレベルの論理シミュレーション結果とが一致しているか否かを判定する。 - 特許庁

On the basis of the extracted mismatching points, a description is created by forcibly substituting the gate-level logic simulation result information into the logic simulation result information of the RTL description.例文帳に追加

抽出した不一致ポイントに基づき、ゲートレベルの論理シミュレーション結果情報をＲＴＬ記述の論理シミュレーション結果情報に強制代入記述を作成する。 - 特許庁

If a determination result indicates mismatching, mismatching points in logic simulation result information of the RTL description and in gate-level logic simulation result information are extracted.例文帳に追加

そして、判定結果が不一致であった場合に、ＲＴＬ記述の論理シミュレーション結果情報とゲートレベルの論理シミュレーション結果情報の不一致箇所を抽出する。 - 特許庁

On the basis of a Force file containing the forcibly substituted description, gate-level logic simulation is implemented again.例文帳に追加

その強制代入記述を含むＦｏｒｃｅファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。 - 特許庁

To provide a logic model creation method capable of performing logic simulation at the function level of the whole circuit including the standby state and operative state of a CMOS circuit for making MTCMOS or at the gate level without correcting the description of the CMOS circuit describing the function level specifications or gate level specifications during normal operation.例文帳に追加

通常動作時の機能レベル仕様又はゲートレベル仕様が記述されたＣＭＯＳ回路の記述には修正を加えることなく、ＭＴＣＭＯＳ化するＣＭＯＳ回路の待機状態および動作状態を含めた回路全体の機能レベル又はゲートレベルでの論理シミュレーションを行うことができる論理モデル作成方法を提供する。 - 特許庁