「clock error」を含む例文一覧(516)
1 2 3 4 5 6 7 8 9 10 11 次へ＞- CLOCK PHASE ERROR DETECTION CIRCUIT AND CLOCK PHASE ERROR DETECTION METHOD
クロック位相誤差検出回路およびクロック位相誤差検出方法 - 特許庁 - To prevent a reception error regardless of the occurrence of error between a transmission clock and a reception clock.
送信クロックと受信クロックとの間に誤差が生じたとしても受信エラーを防ぐ。 - 特許庁 - DERIVING FRACTIONAL CLOCK PERIOD ERROR INFORMATION
部分的クロック周期誤差情報の導出 - 特許庁 - This real time clock RTC 2 with an error correction function forms a real time clock.
誤差補正機能付きＲＴＣ２はリアルタイムクロックを生成する。 - 特許庁 - A frequency error counting circuit 11 calculates a frequency error between a high speed clock and a low speed clock.
周波数誤差カウント回路１１は高速クロックと低速クロックとの周波数誤差を求める。 - 特許庁 - To detect a clock error stably with high precision.
クロック誤差を安定して高精度に検出する。 - 特許庁 - The error detection circuit 112 generates a clock error signal from the difference between a peak timing and a specified timing and gives the clock error signal to a clock recovery circuit 113.
誤差検出回路１１２では、ピークタイミングと規定タイミングとの差分からクロック誤差信号を生成し、クロック再生回路１１３に供給する。 - 特許庁 - CLOCK ERROR DETECTION CIRCUIT AND ITS DETECTION METHOD
クロック異常検出回路及びその検出方法 - 特許庁 - METHOD AND APPARATUS FOR REDUCING PHASE ERROR IN REMOTE CLOCK
遠隔時計の位相誤差軽減方法及び装置 - 特許庁 - To absorb a frequency error between an input clock and an output clock.
入力クロックと出力クロックとの間の周波数誤差を吸収すること。 - 特許庁 - In this filter processing, the clock error is taken as a third-order system comprising clock bias, clock drift, and clock bias acceleration.
このカルマンフィルタ処理においてクロック誤差をクロックバイアスとクロックドリフトとクロックバイアス加速度との３次系とすることを特徴とする。 - 特許庁 - To provide a clock error detection circuit and its detection method for detecting a clock error without requiring any separate special clock input excepting the inspected clock.
被検査クロックの他に別途、特殊なクロック入力を必要とせず、クロックの異常を検出するクロック異常検出回路及びその検出方法を提供する。 - 特許庁 - PHASE ERROR DETECTOR, SYNCHRONOUS CLOCK GENERATOR, AND RECORDER
位相誤差検出器、同期クロック生成器および記録装置 - 特許庁 - An error rate measuring instrument 6 measures the error rate of the PRBS packet data clock 18.
誤り率測定器６はＰＲＢＳパケットデータ・クロック１８の誤り率測定を行う。 - 特許庁 - To improve a communication error at switching of a clock state.
クロック状態の切り替わりにおける通信エラーを改善する。 - 特許庁 - The present invention relates to techniques for determining a synchronization error of a local clock (52) by deriving fractional clock period error information.
部分的クロック周期誤差情報を導出することによってローカルクロック(52)の同期誤差を決定する技術を開示する。 - 特許庁 - The clock reproduction section 1 of each branch corrects an error of the clock according to each correction instruction.
各ブランチのクロック再生部１は、それぞれ補正指示に従ってクロックの誤差を補正する。 - 特許庁 - The in-phase clock and the quadrature clock are adapted using determined error information.
同位相クロックおよび直交位相クロックは、決定された誤差情報を使用して適応される。 - 特許庁 - In a data readout device, a two-stage clock generation is implemented to generate a new clock from a system clock in order to absorb an error contained in the system clock itself.
システムクロック自体に含まれる誤差を吸収するために、システムクロックから、新たなクロックを生成するために、２段階のクロックの生成を行う。 - 特許庁 - To obtain a clock phase error signal satisfying clock reproducing performance at a low C/N to be used for correcting the phase of a reproduced clock in a clock reproducing circuit.
クロック再生回路の再生クロック位相補正に用いる低Ｃ／Ｎでのクロック再生性能を満足するクロック位相誤差信号を得ること。 - 特許庁 - To correct the phase difference between clock signals to each other when clock trees the clock signals of which are different are propagated and to prevent an error latch due to clock skew.
クロック信号が異なるクロックツリーを伝搬する際に生じるクロック信号相互間の位相差を補正し、クロックスキューによるミスラッチを防止する。 - 特許庁 - To generate a pixel clock capable of highly precisely correcting error and nonlinear error of scanning speed.
走査速度の誤差及び非線形性誤差を高精度に補正できる画素クロックを生成する。 - 特許庁 - To provide a clock phase adjusting circuit using a PLL without phase compensation so as to compensate a phase of an output clock with respect to an input clock within a permissible error.
位相補償の無いＰＬＬを用いて許容誤差内で入力クロックに対する出力クロックの位相を補償する。 - 特許庁 - In addition to standard Precision Time Protocol (PTP) synchronization messages or similar time synchronization messages, each clock regenerator stage receives a grand clock error message from the previous stage, updates this error message with its own stage clock error, and then transmits the updated grand clock error to the next stage.
標準的な高精度時間プロトコル（ＰＴＰ）の同期メッセージまたは同様の時間同期メッセージに加えて、各クロック再生器ステージは、前のステージからグランドクロック誤差メッセージを受信し、その誤差メッセージを自身のステージクロック誤差で更新した後、更新後のグランドクロック誤差を次のステージに送信する。 - 特許庁 - When there is no reception error, the clock-supply controller 621 stops the supply of the clock signal RCK_-in.
受信エラーがなければ、クロック供給制御部６２１はクロック信号ＲＣＫ＿ｉｎの供給を停止する。 - 特許庁 - A phase error detector 11 detects a phase error by using an IQ signal after the clock synchronization process.
位相誤差検出器１１は、クロック同期処理後のＩＱ信号を用いて位相誤差を検出する。 - 特許庁 - To reduce a phase error of a recovered clock based on a phase error of a DPLL circuit of a demodulator.
復調装置のＤＰＬＬ回路の位相誤差に基づく再生クロックの位相誤差を減少させる。 - 特許庁 - Further, a clock reset detection/compensation part 360 processes the clock error as a third-order system in performing compensation processing on clock errors accompanying clock resetting of the receiver.
また、クロックリセット検出／補償部３６０で受信機のクロックリセットに伴うクロック誤差の補償処理においてクロック誤差を３次系で処理することも特徴とする。 - 特許庁 - The circuit 5 includes a clock generation circuit 6 for receiving the serial clock and generating a clock synchronized with the serial clock, and a comparator circuit 7 for comparing the clock with the serial clock and outputting an error output.
エラー検出回路５は、上述したシリアルクロックを受けてこれに同期したクロックを生成するクロック発生回路６およびこのクロックと上述したシリアルクロックとを比較してエラー出力を出力する比較回路７を含んでいる。 - 特許庁 - To provide a memory device compensating for a clock skew causing a centering error and a method for compensating for the clock skew.
センタリングエラーを起こすクロックスキューを補償するメモリ装置及びそのクロックスキュー補償方法を提供する。 - 特許庁 - To prevent a constant phase error in an output clock signal.
出力クロック信号の定常位相誤差を防止することを課題とする。 - 特許庁 - Then the frequency error counter 101 counts up the oscillation signal (c) received at the clock terminal.
そして、クロック端子に入力される発振信号ｃをアップカウントする。 - 特許庁 - An error of the low-speed clock by the high-speed clock is executed by one of the plurality of communication devices 201 to 203 and stored in one error storage part 221.
高速クロックによる低速クロックの誤差は、複数の通信デバイス２０１〜２０３の一個で実行されて一個の誤差保持部２２１で保持される。 - 特許庁 - On this occasion, receiver bias for every carrier wave signal and that for every code, hitherto included in the clock error, are separated from the clock error and added to the regression equation.
この際、従来時計誤差に含まれていた搬送波信号毎、コード毎の受信機バイアスを時計誤差から分離して線形回帰方程式に加える。 - 特許庁 - To highly accurately correct the error (clock phase error) in the precision less than the operation clock cycle out of the errors of an FFT segmentation timing and a symbol boundary timing.
ＦＦＴの切り出しタイミングとシンボルの境界タイミングとの誤差のうち、動作クロック周期以下の精度の誤差（クロック位相誤差）を高精度に補正する。 - 特許庁 - To provide a tracking solar power generating device capable of automatically correcting the error of its built-in clock and a method for correcting its built-in clock for error.
時計の誤差を自動的に修正することのできる追尾型太陽光発電装置及びその内蔵時計の誤差修正方法を提供する。 - 特許庁 - To provide a clock signal recovery circuit for an OFDM receiver, which can accurately generate a clock signal without a frequency error and a phase error.
周波数誤差および位相誤差のないクロック信号を正確に生成することができるＯＦＤＭ受信装置用のクロック信号再生回路を提供する。 - 特許庁 - A system for determining a synchronization error according to the present techniques generates a timing message in response to a master clock (30) and includes an error measurement circuit (72) that determines a synchronization error for a local clock in response to the timing message such that the synchronization error includes a fraction of a period of the local clock.
この技術により、同期誤差を決定するシステムは、マスタクロック(30)に応じてタイミングメッセージを生成し、そのタイミングメッセージに応じて同期誤差がローカルクロックの周期のフラクションを含むようにローカルクロックの同期誤差を決定する誤差測定回路（72）を含む。 - 特許庁 - The phase error detector 13 decides the product of the obtained inclination and the equalization error as a phase error and adjusts the phase of the sampling clock so that the phase error is reduced.
そして、位相誤差検出器13は、得られた傾きと等化誤差の積を位相誤差とし、これによって、サンプリングクロックの位相を位相誤差が減じるように調整する。 - 特許庁 - A clock error correction section 8 generates a correction instruction, based on an average of the phase error in the branch having high reliability.
クロック誤差補正部８は、信頼性の高いブランチの位相誤差の平均値に基づいて、補正指示を作成する。 - 特許庁 - A wobble clock measuring circuit 33 measures the frequency of a wobble clock signal on the basis of the frequency of a recorded clock signal and obtains the error of them.
ウォブルクロック計測回路３３は、ウォブルクロック信号の周波数を記録クロック信号の周波数に基づいて計測し、これらの誤差分を求める。 - 特許庁 - Also, the phase error is discriminated from the relation between the timing of the changed point of the signal synchronized with the N-phase clock and the timing with each clock of the N-phase clock.
またＮ相クロックと同期した信号の変化点のタイミングと、上記Ｎ相クロックの各クロックとのタイミング関係から位相誤差を判定する。 - 特許庁 - Further, the error of the frequencies of the clock set by the PLL at step 606 and an ideal pixel clock is corrected to an optimum magnitude by varying a clock phase.
そして、ステップ６０６でＰＬＬにより設定したクロックと理想画素クロック周波数の誤差をクロック位相の変更により最適な倍率に補正する。 - 特許庁 - METHOD AND DEVICE FOR DETERMINING CLOCK TIMING ERROR IN MULTI-CARRIER TRANSMISSION SYSTEM
マルチキャリア伝送システムにおけるクロックタイミング誤差を判定する方法および装置 - 特許庁 - ERROR RATE MEASURING APPARATUS AND OPTIMUM CLOCK PHASE DETECTION METHOD THEREFOR
誤り率測定器及び誤り率測定器の最適クロック位相検出方法 - 特許庁 - TRACKING SOLAR POWER GENERATING DEVICE AND ERROR CORRECTING METHOD FOR ITS BUILT-IN CLOCK
追尾型太陽光発電装置及びその内蔵時計の誤差修正方法 - 特許庁 - ELECTRONIC CLOCK, METHOD AND PROGRAM FOR CORRECTING TIME ERROR OF THE SAME
電子時計、電子時計の時刻誤差補正方法および時刻誤差補正プログラム - 特許庁 - To provide an eccentricity clock having a spindle where clocking error due to shock can be reduced.
衝撃による計時誤差が低減される偏心錘付時計の提供。 - 特許庁 - A clock device is provided with a clock circuit for outputting a plurality of clock signals, and configured to receive error signals from a plurality of peripheral circuits operating by using the clock signals to be output, and to determine whether to reset the clock circuit by using the received error information, and to reset the clock circuit when determining to reset the clock circuit.
クロック装置は複数のクロック信号を出力するクロック回路を備え、出力するクロック信号を使用して動作している複数の周辺回路からエラー信号を受信し、受信したエラー情報を用いて、前記クロック回路をリセットするか否かを判定し、リセットすると判定した場合に、前記クロック回路をリセットする。 - 特許庁 - This tracking error detection apparatus includes a phase extracting part, a phase difference detecting part, a multiple phase clock generating part, a phase error detecting part, and a tracking error output part.
位相抽出部、位相差検出部、多重位相クロック発生部、位相エラー検出部及びトラッキングエラー出力部を備えるトラッキングエラー検出装置である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
