「clock error」を含む例文一覧(516)
＜前へ 1 2 3 4 5 6 7 8 9 10 11- A control signal controlling the voltage control oscillator 7 is generated through a phase error detector 3 and a digital loop filter 4, and since the digital loop filter 4 is constituted of a digital filter processing with a reproduced clock being n/m-frequency-divided, even if a reproducing channel rate is varied with a rate of n/m, the frequency characteristic is varied with similarity in accordance with it.
電圧制御発振器７を制御する制御信号は、位相誤差検出器３およびディジタルループフィルタ４を経て生成されるが、このディジタルループフィルタ４が、ｎ／ｍ分周した再生クロックで処理するディジタルフィルタで構成することによって、再生チャンネルレートがｎ／ｍの比率で変化しても、それに応じた相似形でその周波数特性が変化する。 - 特許庁 - The filter/processor 216 inspects the smoothed error signal ERR_PTS and adjusts the audio restoring device 212 so as to skip or repeat an audio frame when rough synchronization control is required, or adjusts a frequency of an audio processing clock signal by supplying a control signal to an audio time axis circuit 215 when fine adjustment is required.
フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁 - A phase comparator 10 in a PLL circuit outputs a comparative output signal PDP indicating a phase error between a synchronizing signal SYN contained in a video signal and a phase comparing signal BLK, and a VCO 30 outputs a clock signal CK of a frequency corresponding to a DC voltage given from an LPF 20 that integrates the comparative output signal PDP.
本ＰＬＬ回路における位相比較器１０は、映像信号に含まれる同期信号ＳＹＮと位相比較信号ＢＬＫとの位相誤差を示す比較出力信号ＰＤＰを出力し、ＶＣＯ３０は、比較出力信号ＰＤＰを積分するＬＰＦ２０から与えられる直流電圧に応じた周波数のクロック信号ＣＫを出力する。 - 特許庁 - The filter/processing apparatus 216 examines the smoothed error signal ERR_PTS and adjusts the audio decompression apparatus 212, such that an audio frame is skipped or repeated, when rough synchronization control is required, or supplies a control signal to an audio time axis 215 to adjust audio processing clock signal frequency, when fine control is required.
フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁 - This system includes a step of calculating an oscillator skew value from the sample, a step of setting the micro steering rate value to be equal to the inverse of the calculated oscillator skew value, and a step of adjusting the physical clock value using the micro steering rate value and correcting a potential oscillator skew error occurring in an oscillator crystalline lens in the computing device.
更に、このシステムは、サンプルから発振器スキュー値を計算するステップと、計算した発振器スキュー値の逆に等しく微細ステアリング・レート値を設定するステップと、微細ステアリング・レート値を利用して物理クロック値を調整し、コンピューティング・デバイスにおける発振器水晶体において生じる潜在的な発振器スキュー誤差を補正するステップと、を含む。 - 特許庁 - A PCR clock error embedder 108 advances or delays a PCR value by a specified very short time according to electronic watermark information such that the PCR value shifts e.g. by 100 clocks to the positive or negative side from an exact PCR value when the electronic watermark information take 1 or 0, respectively, and then embeds the watermark information in the PCR value.
ＰＣＲクロック誤差埋め込み器１０８は、正確なＰＣＲ値に対して、電子透かし情報が１の場合には＋側へ、例えば１００クロック、０の場合には−側へ１００クロックというように、ＰＣＲ値を電子透かし情報に応じて所定の微少時間分だけ早めるか又は遅らすことにより電子透かし情報をＰＣＲ値に埋め込む。 - 特許庁 - Assuming that a hold time error does not occurs between flipflops FF11 and FF13 but occurs between flipflops FF12 and FF13, the flipflops FF11 and FF13 reconnect scan paths P41-P44 in the order for shortening the wiring, and the flipflops FF12 and FF13 reconnect the scan paths P41-P44 in the order of late arriving time of clock.
フリップフロップＦＦ１１とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生しないが、フリップフロップＦＦ１２とフリップフロップＦＦ１３との間ではホールドタイムエラーが発生するものとすると、フリップフロップＦＦ１１、ＦＦ１３は配線が短くなるような順序で、フリップフロップＦＦ１２、ＦＦ１３はクロック到達時間の遅い順にスキャンパスＰ４１〜Ｐ４４を繋ぎ直す。 - 特許庁 - The filter/processing apparatus 216 examines the smoothed error signal ERR_PTS, and adjusts the audio decompression apparatus 212, such that an audio frame is skipped or repeated, if rough synchronization control is required, or supplies a control signal to an audio time axis 215 to adjust audio processing clock signal frequency, if fine control is required.
フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁 - A regeneration control circuit 20 sweeps voltage threshold level and the extracted clock phase one after the other with respect to the input signal, determines whether the levels of adjacent monitor points agree to automatically measure the least error occurrence recognizing point in an effective region of eye pattern, and takes this recognition point as the optimum point for executing the regeneration control.
再生制御回路２０は、入力信号に対し、電圧しきい値レベルと、抽出したクロックの位相とを順次スイープさせ、隣り合うモニタポイントのレベルが一致するか否かの判定を行って、アイパターンの有効領域内での最もエラー発生の低い識別点を自動測定し、その識別点を最適点として再生制御を行う。 - 特許庁 - A communication state discrimination section 4 discriminates a communication state of a radio communication section 2 in each terminal 1, a log generating section generates a transmission state management log and a reception state management log while a result of determining whether or not transmission/reception is completed without error is associated with time information obtained by a clock section 5 and stores the logs to a storage section 7.
各端末装置１において、通信状態判定部４が送信および受信時における無線通信部２での通信状態を判定し、ログ生成部が、エラー無く送受信できたかどうかの判定結果を、時計部５で得られた時刻情報と対応付けて、送信状態管理ログおよび受信状態管理ログを生成し、記憶部７に記憶させる。 - 特許庁 - A linear regression equation is formed which has, as object variables, respective input observation values, that is, carrier phases of L1 waves as to respective selected GPS satellites, carrier waves of L2 waves, code pseudo ranges of C/A codes, code pseudo ranges of PY codes, clock error information, ionization layer delay information, and troposphere delay information, and includes integer bias and the receiver position as explanatory variables.
入力された各観測値、すなわち、選定された各ＧＰＳ衛星に対するＬ１波のキャリア位相、Ｌ２波のキャリア位相、Ｃ／Ａコードのコード擬似距離、ＰＹコードのコード擬似距離、時計誤差情報、電離層遅延情報、対流圏遅延情報を目的変数とし、整数値バイアス、および受信機位置を説明変数に含む線形回帰方程式を構成する。 - 特許庁 - After that, the rate of the analog electronic clock 10 adjusted for the error based on the temperature correction data by a temperature correction means is measured at three temperature points in the completed product state, the temperature correction data are corrected based on this measurement results, the corrected temperature correction data are made to receive in a receiver means 21 via a motor coil 15, and are written in a memory means 23.
その後、完成品状態において、温度補正手段３４により前記温度補正データに基づく歩度調整が行われているアナログ電子時計１０の歩度を温度３点において測定し、この測定結果に基づいて温度補正データを補正し、この補正済みの温度補正データをモータコイル１５経由で受信手段２１に受信させ、記憶手段２３に書き込む。 - 特許庁 - During the course in which the detection temperature of a thermistor TH1 rises upto a first temperature T1, the current from a differential amplifier 42 to an action point "a" decreases gradually and an error voltage Ve increases gradually, and a clock signal in which an On duty increases gradually is outputted from a PWM comparator 40 to an NMOS transistor 34 and, a forward current supplied to an LED 32 increases linearly.
サーミスタＴＨ１の検出温度が第１の温度Ｔ１まで上昇する過程では、差動増幅器４２から作用点ａへの電流が順次減少し、誤差電圧Ｖｅが順次高くなり、ＰＷＭコンパレータ４０からＮＭＯＳトランジスタ３４に対して、オンデューティが順次大きくなるクロック信号が出力され、ＬＥＤ３２に供給されるフォワード電流がリニアに増加する。 - 特許庁 - By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.
周波数引き込み動作時にはイネーブル付きラッチ３３の出力Ｘを０にすることで、位相誤差信号Ｅに基づき、定数乗算器３１の出力Ｇと、他の定数乗算器３２の出力の累算結果であるアキュムレータ３４の出力Ｙとの加算の結果を用いて、ＶＦＯ（可変周波数発振器）の発振クロック周波数を制御する。 - 特許庁 - During the course in which the detection temperature of a thermistor TH2 rises to a second temperature T2 or more, the current from a differential amplifier 44 to the action point "a" increases gradually and the error voltage Ve decreases gradually, and a clock signal in which the On duty decreases gradually is outputted from the PWM comparator 40 to the NMOS transistor 34, and the forward current supplied to the LED 32 decreases linearly.
サーミスタＴＨ２の検出温度が第２の温度Ｔ２以上に上昇する過程では、差動増幅器４４から作用点ａへの電流が順次増加し、誤差電圧Ｖｅが順次低くなり、ＰＷＭコンパレータ４０からＮＭＯＳトランジスタ３４に対して、オンデューティが順次小さくなるクロック信号が出力され、ＬＥＤ３２に供給されるフォワード電流がリニアに減少する。 - 特許庁 - The multiplex communication equipment performs communication between a master node and a plurality of slave nodes by serial communication based on a LIN communication protocol, supplies DC power supply generated from a commercial AC power supply to the master node, supplies a power cycle signal generated from the commercial AC power supply to the microcomputer of the master node, and corrects the error in accordance with fluctuation of a clock oscillation frequency by the power cycle signal in the microcomputer.
ＬＩＮ通信プロトコルに基づくシリアル通信によりマスタ・ノードと複数のスレーブ・ノード間で通信する多重通信装置であり、商用交流電源から生成した直流電源をマスタ・ノードに供給するとともに、前記商用交流電源から生成した電源周期信号を前記マスタ・ノードのマイコンに供給し、該マイコンにおいて前記電源周期信号によりクロック発振周波数の変動に伴う誤差の補正を行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
