がいろアドレスの英語

半導体メモリの試験装置に対するアドレスを発生するアドレス発生回路等に関して、基準アドレスに対して、複数種類のアドレスを発生することができるアドレス発生回路、および、このアドレス発生回路を複数段使用することにより、異なるアドレスを同時に、かつ容易に発生させることができるアドレス発生装置、およびアドレス発生方法を提供することである。例文帳に追加

To provide an address generating circuit which can generate plural kinds of address for a reference address, an address generating device which can generate simultaneously and easily different addresses by using plural stages of this address generating circuit, and an address generating method, with respect to an address generating circuit and the like generating an address for a test device of a semiconductor memory. - 特許庁

本発明によれば、ターゲットアドレスＡ［Ｍ：０］がベースアドレス位置Ｂ［Ｍ：０］で開始する２^N個のアドレス位置を有するアドレス空間内にあるか否かを決定することが可能なアドレス範囲チェック回路が提供される。例文帳に追加

This address range checking circuit is capable of determining if a target address A (M: 0) is within an address space having 2N address locations beginning at a base address location B (M: 0). - 特許庁

このアドレス変換パラメータに基づいて、表示アドレス発生手段６がアドレス変換を行って表示アドレスを生成し、この表示アドレスに基づいて、色データ信号ＤＡＴＡが１次記憶手段７に記憶される。例文帳に追加

A display address generation means 6 converts an address to generate a display address on the basis of the address conversion parameter, and the color data signal DATA is stored to a primary storing means 7 on the basis of the display address. - 特許庁

アドレスコントローラ5は、判定結果が色替コードを示す場合、カラーアドレスレジスタ6からアドレスを順次読み出して、そのアドレスを表すアドレス信号16をメモリ7に供給する。例文帳に追加

An address controller 5 sequentially reads the addresses from the color address register 6 and supplies address signals 16 indicative of the respective addresses to the memory 7 when the judged result designates a color change code. - 特許庁

アドレス分配回路が、（ｓ＋ｔ）ビットの内部アドレス信号に応答して、内部アドレス信号を、ｓビットの行アドレス信号と、ｓよりも小さいｔビットの列アドレス信号とに分配する。例文帳に追加

In the memory, an address diving circuit divides an (s+t)-bit internal address signal into an s-bit row address signal and a column address signal having (t) bits (t is smaller than s) by responding to the internal address signal. - 特許庁

アドレス情報レジスタ３１にアドレス情報を取り込み、このアドレス情報レジスタ３１から加算回路３２を通して、「１」が加算されたアドレス情報を最終アドレス情報レジスタ３３に取り込む。例文帳に追加

Address information is taken in an address information register 31, and address information to which '1' is added is taken in a last address information register 33 from this address information register 31 through an adder circuit 32. - 特許庁

２次元仮想アドレス生成手段120 が，水平論理アドレスと垂直論理アドレスからなる２次元論理アドレスから２次元仮想アドレスを生成する。例文帳に追加

A two-dimensional virtual address generating means 120 generates a two-dimensional virtual address from two-dimensional logic addresses consisting of horizontal logic addresses and vertical logic addresses. - 特許庁

一致回路１５は、特定アドレス設定回路１６からの特定アドレスと入力アドレスとが一致すると一致信号を出力する。例文帳に追加

When a specific address inputted from a specific address setting circuit 16 coincides with an input address, a coincidence circuit 15 outputs a coincidence signal. - 特許庁