アドレスジェネレータの英語

入力パケットデータのパケットヘッダラッチ回路４、複数のメモリ領域Ａ〜Ｃを含むデータメモリ（ＲＡＭ）８、ブロック管理メモリ９〜１１、制御回路１５およびアドレスジェネレータ１６により構成される。例文帳に追加

The semiconductor recorder is constituted of a packet header latch circuit 4 for input packet data, a data memory (RAM) 8 including a plurality of memory areas A to C, block management memories 9 to 11, a control circuit 15 and an address generator 16. - 特許庁

フレームバッファコントローラ１０５、メモリアドレスジェネレータ１０７および表示データコントローラ１０８は、前記パラメータを用いた演算により当該表示位置に位置する画像の属性値を演算して表示用画面を構成し、表示データを出力する。例文帳に追加

The frame buffer controller 105, the memory address generator 107 and a display data controller 108 operate the attribute value of an image positioned on a display position by operation using the parameter to compose a display image plane, and output display data. - 特許庁

アドレスジェネレータ１３は、ＤＵＴ４０にアクセスする際のアドレスを物理構成上でみてランダムに発生させているが、このアドレスデータはアドレス変換部５２でインクリメンタルな順序に変換されるので、バースト性をフルに活用してフェイルデータのバースト転送を実現することができる。例文帳に追加

Although an address generator 13 generates addresses in accessing the DUT 40 at random seeing form a physical configuration, burst transfer of the fail data can be achieved by fully utilizing the burst property, since this address data is changed into an incremental sequence in address translation section 52. - 特許庁

アドレスジェネレータ／ＲＡＭコントローラ１７は、設定レジスタ１５に記憶された設定値を読出すことで、垂直フィルタ処理に用いるラインの読出しアドレスを知り、ＦＩＦＯ１９に空き領域があれば、ＳＤＲＡＭ１１に記憶されている画像データを読出してＦＩＦＯ１９に格納する。例文帳に追加

An address generator/RAM controller 17 reads a setting value stored in the setting register 15 to recognize a read address of a line used for vertical filter processing and reads image data stored in an SDRAM 11 and stores the data to an FIFO 19 when the FIFO 19 has an idle area. - 特許庁

アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。例文帳に追加

A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB. - 特許庁