クロック乗算器の英語

入力信号からクロックを抽出するためのループを構成し、当該ループ中のフィルタ２１に、位相誤差Ｐにフィルタ係数を乗じるための乗算器３０と、乗算機能付きアキュムレータ３３と、乗算器出力とアキュムレータ出力とを加算するための加算器３４とを設ける。例文帳に追加

A loop for extracting clock from an input signal is constructed, and a filter 21 in the loop is provided with a multiplier 30 for multiplying a phase error P by a filter coefficient, an accumulator 33 having multiplication function and an adder 34 for adding an output of the multiplier and an output of the accumulator. - 特許庁

各乗算器は、１対１に対応するＤ型フリップフロップの保持データに対して、１クロック周期の前半と後半で別々の乗数を用いた乗算処理を行い、それぞれの乗算結果が３つの加算器で加算される。例文帳に追加

Each multiplier applies multiple processing to the data latched in the D-flip-flop corresponding one to one to the multiplier by using a different multiple factor for the first half and the latter half of one clock period and the three adders sum the respective multiplication results. - 特許庁

以降のクロックでも同様に、前段の遅延器（１１３、１１４、１１５）と、乗算器（１２１、１２４、１２５）によってフィルタ処理回路の入力信号あるいは出力信号に所定のフィルタ係数を乗じた乗算値とが加算器（１３２、１３３、１３４）によって加算される。例文帳に追加

Similarly in succeeding clocks, an adder (132, 133, 134) sums a prescribed filter coefficient that is multiplied with an input signal of the filter processing circuit or an output signal of a pre-stage delay unit (113, 114, 115) by a multiplier (121, 124, 125) and an output of the pre-stage delay unit (113, 114, 115). - 特許庁

また、適応整合フィルタの複素乗算器の出力部に移相器を設けた結果、信号の位相を判定データ信号の位相に一致させることで、クロックの影響を受けづらい理想的な合成を行うことが可能となる。例文帳に追加

Furthermore, as a phase shifter is provided at an output part of a complex multiplier of an adaptive matching filter, the phase of signal can be matched with the phase of decision data signal to ensure ideal synthesis which is less apt to be affected by clock. - 特許庁

ＰＷＭ回路２は、乗算器３の出力をＰＬＬ４から出力されるクロックパルスに基づいてＰＷＭ信号に変換し、出力バッファアンプ５を介して負荷６へ供給する。例文帳に追加

The PWM circuit 2 converts the output of the multiplier 3 into a PWM signal based on the clock pulse outputted from the PLL 4 and supplies the PWM signal to a load 6 via an output buffer amplifier 5. - 特許庁

デジタル方式のガンマ補正で実施されるデジタル演算には乗算器やマルチプレクサなどの回路規模を増やす要因も多く、クロック単位での演算をすることから消費電力増も避けることが出来ない。例文帳に追加

To solve such a problem that there are many factors in which circuit scale like a multiplier and a multiplexor is increased in digital operation performed by gammer correction of a digital system, and since operation by block is performed, increase in power consumption cannot be avoided. - 特許庁

混合器２４は、周波数逓倍回路２０の出力と、位相調整回路２２により位相調整された、クロック抽出回路１８の出力とを乗算する。例文帳に追加

A mixer 24 multiplies an output of the frequency multiplier circuit 20 with an output of the clock extract circuit 18, the phase of which is adjusted by a phase adjustment circuit 22. - 特許庁

クロック周波数や乗算器のゲート規模の規制や無駄な電力消費を生じさせることなく、演算処理回路における演算時間を短縮できるようにする。例文帳に追加

To shorten the operation time in the operation processing circuit without restricting the clock frequency and the gate scale of a multiplier and consuming any unnecessary electric power. - 特許庁