シュアクの英語

キャッシュ制御回路、無線基地局装置およびキャッシュアクセス監視方法例文帳に追加

CACHE CONTROL CIRCUIT, WIRELESS BASE STATION APPARATUS, AND METHOD FOR MONITORING CACHE ACCESS - 特許庁

キャッシュアクセスモード切替信号Ｓ１０は、キャッシュメモリ５０に入力される。例文帳に追加

The cache access mode switchover signal S10 is inputted into the cache memory 50. - 特許庁

ヒット判定手段２４は、キャッシュアクセスがヒットしたときヒットウェイを判定する。例文帳に追加

A hit determination means 24 determines a hit way in case that a cache access is hit. - 特許庁

キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。例文帳に追加

A cache access control means 231 performs access to a cache memory 221 by using the access address acquired from the shared address bus 81 through a remote cache access address input means 265. - 特許庁

プロセッサからの不正なアドレスへのキャッシュアクセスを遮断する機構を、キャッシュアクセスにかかる時間に対するオーバーヘッドを少なく実現する。例文帳に追加

To provide a mechanism for interrupting cache access to an unauthorized address from a processor with little overhead to a time required for the cache access. - 特許庁

キャッシュアクセス部は、複数のキャッシュブロックから、変換後画素値の計算に必要な全ての変換前画素値を１回のキャッシュアクセスで読み出す。例文帳に追加

The cache access part reads out all of the pre-conversion pixel values necessary for calculation of post-conversion pixel values from the plurality of cache blocks by a single cache access. - 特許庁

キャッシュアクセスモード切替信号Ｓ１０が「Ｈ」レベルの場合は１サイクルアクセスモードであり、キャッシュアクセスモード切替信号Ｓ１０が「Ｌ」レベルの場合は２サイクルアクセスモードである。例文帳に追加

When the cache access mode switchover signal S10 is at "H" level, the one-cycle access mode is established, and when the cache access mode switchover signal S10 is at "L" level, the two-cycle access mode is established. - 特許庁

シフトレジスタ６は、クロック信号１と同期して順次入力されるキャッシュアクセスの結果１８を保持する。例文帳に追加

The shift register 6 retains the results 18 of cache accesses sequentially inputted in synchronism with clock signals 1. - 特許庁