低レベル論理の英語

谷状パルスを配置する期間を、区間αと区間βとに分け、区間αには、中レベル（論理「１」）の参照指標パルスを配置し、区間βには、中レベル（論理「１」）もしくは低レベル（論理「２」）の位置指標パルスを配置する。例文帳に追加

The periods to which the valley pulse is located are divided into intervals α and β, a reference index pulse with a medium level (logical "1") is located to the interval α, and a position index pulse with a medium level (logical "1") or a low level (logical "2") is located to the interval β. - 特許庁

低リーク電圧検出回路を採用することによって、第１の装置の発生した高論理レベルは、対応的にほぼ第２の電位の振幅と等しい高論理レベルに転換される。例文帳に追加

By employing the low leakage voltage detection circuit, a high logic level generated by the first device is converted into a high logic level roughly equal to an amplitude of the second potential in correspondence. - 特許庁

固定信号出力部１１３は、低レベル電圧論理信号の電圧監視を行い、電圧監視から低レベル電圧論理信号の不確定を検出した場合は、一定レベルの固定信号を出力して過剰電流の供給を防止する。例文帳に追加

A fixed signal output section 113 monitors the voltage of the low-level voltage logic signal and when it is detected from voltage monitoring that the low-level voltage logic signal is not determined, a constant-level fixed signal is outputted to prevent supply of overcurrent. - 特許庁

電源電圧ＶＤＤＡ が低下すると、レベルシフト部３において相補信号Ｓｉｎ１ 、Ｓｉｎ２ の論理がともにＬレベルと認識され、レベルシフト部３は不定動作となる。例文帳に追加

When the power supply voltage VDDA drops, both logics of complementary signals Sin1 and Sin2 are recognized to be on an L level in a level shifting part 3 and the level shifting part 3 starts an unfixed operation. - 特許庁

０．５Ｖ程度の非常に小さい論理レベルを通常の論理レベルである１Ｖから３Ｖ程度に変換する低消費電力で素子特性に対する許容度の大きいレベル変換回路を含む半導体集積回路の実現を図る。例文帳に追加

To realize a semiconductor integrated circuit that includes a level conversion circuit having a high degree of permissibility of an element characteristic with low power consumption that converts a very small logic level such as about 0.5 V into about 1 V to 3 V being a conventional logic level. - 特許庁

これに先立って、例えばＨレベルの論理を持つ相補信号Ｓｉｎ２ の電圧が低下すると、論理監視部１２においてトランジスタＰ７がオン、Ｎ７がオフに転じ、検出信号ＳＶｄｅｔがＬレベルからＨレベルになる。例文帳に追加

Before this, when, for example, the voltage of the complementary signal Sin2 having a logic of an H level drops, a transistor P7 is turned on and a transistor N7 is turned off in a logic monitoring part 12, and a detection signal SVdet is changed from an L level to an H level. - 特許庁

伝送系３３と第２論理演算回路３５との間に、低論理振幅信号から高論理振幅信号に変換する昇圧レベルシフタ３４を設ける。例文帳に追加

A step-up level shifter 34, for converting a low-amplitude logic signal into a high-amplitude logic signal, is placed between the transmission system 33 and a second logic operation circuit 35. - 特許庁

第１論理演算回路３１と負荷容量を有する伝送系３３との間に、高論理振幅信号から低論理振幅信号に変換する降圧レベルシフタ３２を設ける。例文帳に追加

In the configuration, a step-down level shifter 32 for converting a high-amplitude logic signal into a low-amplitude logic signal is placed between a first logic operation circuit 31 and a transmission system 33 having a load capacitance. - 特許庁