低集積領域の英語

本発明によれば、複数の電源領域に電源分離された半導体集積回路の消費電力を低減する。例文帳に追加

To reduce power consumption of a semiconductor integrated circuit having a plurality of separated power source areas for power sources. - 特許庁

電極領域の抵抗を従来よりも一段と低減させることができる半導体デバイス、その製造方法及び集積回路を提供する。例文帳に追加

To provide a semiconductor device capable of further reducing resistance of an electrode region than before, to provide a method of manufacturing the same, and to provide an integrated circuit. - 特許庁

素子形成領域に発生する結晶欠陥が低減された高集積密度のシャロウ・トレンチ分離構造の半導体装置を提供する。例文帳に追加

To provide a semiconductor substrate having a shallow trench isolation structure with high integration density in which crystal defects generated in an element formation region are reduced. - 特許庁

電子走行領域の移動度の低下を防止できる半導体集積回路の製造方法を提供することを目的とする。例文帳に追加

To realize a method for manufacturing a semiconductor integrated circuit which can prevent reduction in the mobility of an electron transit region. - 特許庁

ディスターブを回避しながらも、選択ゲート領域を要せずに高集積化と低電圧駆動とが可能な不揮発性半導体装置を提供すること。例文帳に追加

To provide a nonvolatile semiconductor device which can be integrated highly and driven with a low voltage while avoiding disturbance. - 特許庁

ここで、有機ＥＬ層の膜厚の薄くなる領域が集積した有機ＥＬ素子１２の中央部に、膜厚の厚くなる領域が周辺部になるように配置され、複数個の集積した有機ＥＬ素子１２における発光面の発光ムラが低減する。例文帳に追加

Here, an area of the organic EL layers with thinner films is arranged at a center part of the organic EL element 12 integrated, and that with thicker films is arranged at a peripheral part, so that emission unevenness on the light-emitting face of a plurality of integrated organic EL elements 12 is reduced. - 特許庁

配線領域を大幅に増加させることなく配線抵抗を低減することができ、回路特性の良好な半導体集積回路を得ることができる半導体集積回路の配線形成方法を提供する。例文帳に追加

To provide a method of forming the wiring of semiconductor integrated circuit by which the semiconductor integrated circuit having good circuit characteristics can be obtained by reducing the wiring resistance of the circuit without substantially increasing the wiring area of the circuit. - 特許庁

より高精度で詳細な半導体集積回路の評価を可能とし、内部論理回路の設計領域の減少および配置配線上の制限の増加を抑えてコストを低減する半導体集積回路を得ること。例文帳に追加

To obtain a semiconductor integrated circuit that can accurately evaluate the semiconductor integrated circuit in detail, and suppresses the decrease in the design region of an internal logic circuit and the increase in limitation regarding arrangement wiring for reducing costs. - 特許庁