低電力設計の英語

論理回路の消費電力を低減する設計手法の１つにゲーテッドクロック設計がある。例文帳に追加

A gated clock design is one of design methods for reducing power consumption of a logic circuit. - 特許庁

並列化で低電力化を実現する場合はＳＴ２１からＳＴ２２の低電力化設計（PD）を行う。例文帳に追加

At the time of realizing power reduction in parallelization, power reduction design (PD) from an ST21 to an ST22 is performed. - 特許庁

低消費電力のクロック配線（クロックツリー）を設計する。例文帳に追加

To design a clock wiring (clock tree) requiring a lower electric power consumption. - 特許庁

半導体集積回路の低電力設計支援装置及びその方法例文帳に追加

LOW-POWER DESIGN SUPPORT APPARATUS FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD THEREOF - 特許庁

トランザクション解析技術を、ＬＳＩの消費電力解析に適用し、設計初期に低電力化をめざした設計を実現する。例文帳に追加

To realize design for achieving power reduction at the beginning of design by applying a transaction analyzing technique to the power consumption analysis of an LSI. - 特許庁

ＰＬＬの低消費電力化、回路規模の低減、設計の困難性の低減。例文帳に追加

To reduce power consumption of a PLL, to reduce a circuit scale and to reduce difficulty of design. - 特許庁

低消費電力化と回路の簡素化を実現するための論理設計を行う回路設計装置を提供する。例文帳に追加

To provide a circuit design device performing a logic design for achieving reduction of power consumption and simplification of a circuit. - 特許庁

設計者の設計負担の軽減、解析対象回路の信頼性の向上、および低消費電力化を実現すること。例文帳に追加

To reduce the design labor of a designer, and to improve the reliability of an analysis object circuit, and to reduce power consumption. - 特許庁