入力補数回路の英語

２の補数回路５７１は、入力値Ｘに対して１００Ｂ−Ｘを出力値Ｚとする特殊な回路である。例文帳に追加

This complement circuit 571 is a special circuit which has 100B-X as its output value Z for an input value X. - 特許庁

半透過レジスタ値は、Ａ面側のＲＧＢ濃淡値が入力するＡ乗算器５７２にはそのまま入力され、Ｂ面側のＲＧＢ値が入力するＢ乗算器５７３には２の補数回路５７１を介して入力される。例文帳に追加

A semitransmission register value is inputted to the A-plane multiplier 573 to which the RGB gray level value of the A-plane side is inputted as it is and to the B multiplier 573 to which the RGB value of the B-plane side is inputted through a complement circuit 571 of 2. - 特許庁

また、前演算結果を入力とする前記１０進４倍数生成回路１６の出力を反転したデータを前記１０進加算器のもうひとつの入力に入力し、１０進加算器１３のキャリ入力には常に１を入力することで１０進４倍数の２の補数を生成する。例文帳に追加

Further, data generated by inverting the output of the decimal 4-multiple generating circuit 16 inputting the arithmetic result are inputted to the other input of the decimal adder and 1 is always inputted to the carry input of the decimal adder 13 to generate a complement of 2 to the decimal 4-multiple. - 特許庁

パルス幅の最大値を、パルス幅変調信号形成用の基準周期の１／２以下として、入力信号のレベルを示す第１のＰＷＭ信号と、入力信号のレベルの補数を示す第２のＰＷＭ信号とを形成するＰＷＭ信号形成回路を、入力信号の数分設ける。例文帳に追加

The number of PWM signal generation circuits, which is equal to the number of input signals, are provided which generate first PWM signals which have maximum values of pulse width set to half a reference period for pulse width modulation signal generation or shorter and represent levels of input signals, and second PWM signals representing complements of the levels of the input signals. - 特許庁

乗算回路１は、入力信号Ａの２の補数、１倍、２倍の何れかの信号値と、入力信号Ａの２倍、４倍、８倍の何れかの信号値を加算することによって、入力信号Ａを１〜１０倍に乗算して出力信号Ｂとして出力する。例文帳に追加

This multiplication circuit 1 multiplies input signals A by 1-10 and outputs them as output signals B by adding the signal value of one of the two's complement, signal and double of the input signals A and the signal value of one of the double, quadruple and octuple of the input signals A. - 特許庁

第２のパルス列をカウントする期間に入ると、１パルスをカウンタ回路に入力させることで、２の補数に変換してから第２のパルス列のパルス数をカウントする。例文帳に追加

When entering a period to count the second pulse train, the number of pulses of the second pulse train are counted by inputting one pulse to the counter circuit and converting the counter value into a complement of "2". - 特許庁

２の補数形式で表現された数値にバイアス値（01111111Ｂ）を加えることでバイアス表現された第１及び第２データｅ１，ｅ２の加算を行う加算装置１０は、第２データｅ２の最上位ビットe2[7] を反転させる反転回路１２と、反転回路１２の出力｛~e2[7]，e2[6:0]｝と第１データｅ１とを加算するキャリー入力が１に固定された８ビット加算器１４とを備える。例文帳に追加

Addition processing of 1st data e1 and 2nd data e2 which are subjected to bias representation obtained by adding a bias value 127 (=27-1) to 8-bit data represented by 2 complement format is performed, and 8-bit addition result data e3 undergoing bias representation is outputted. - 特許庁