割込みコントローラの英語

割込み要因保持装置３０は、バス・コントローラ等の通信ＩＦ２４に設けられている。例文帳に追加

The interruption factor holding device 30 is installed in a communication IF 24 such as a bus controller. - 特許庁

遷移入力１１２としてマイクロコンピュータの割込みコントローラ１０５直前の割込み要因を分岐させて入力する。例文帳に追加

As a transition input 112, an interruption factor immediately before an interruption controller 105 of the microcomputer is branched and input. - 特許庁

ネスト状の割込みコントローラ２４を備えたデータ処理システム２はネスト状のアクティブな割込みをサポートする。例文帳に追加

To make a data processing system 2 having a nested interrupt controller 24 support nested active interrupts. - 特許庁

キーコントローラのキー制御部（1-19）は、ＣＰＵが実行するアプリケーションに対応するキー情報および通知情報をキーコントローラのレジスタに設定し、該設定した情報に基づいて、キー操作に応じたキー割込みの発生を割込みコントローラに通知する。例文帳に追加

A key control part 1-19 of the key controller sets the key information and the notification information corresponding to the application program the CPU executes in a register of the key controller and notifies the interruption controller of generation of key interruption corresponding to key operation based on the set information. - 特許庁

割込みコントローラ３０は、ハードウェアからの割込み信号の有無を割込み要因として保持するとともに、その割込み信号の有効または無効を指定するための有効／無効指定条件を保持する。例文帳に追加

An interruption controller 30 stores the presence/absence of an interrupt signal from hardware, and stores validity/invalidity designation conditions for designating the validity/invalidity of the interrupt signal. - 特許庁

割込みコントローラ７は、割込み予告信号が入力されると、当該予告信号に対応する割込みベクタ及び割込みハンドラを、ＲＯＭ３から命令キャッシュ５にロードさせる先読み処理を行う。例文帳に追加

When the interruption notice signals are inputted, the interruption controller 7 performs lookahead processing of loading an interruption vector and an interruption handler corresponding to the notice signals from a ROM 3 to an instruction cache 5. - 特許庁

コントローラが割込み要因信号フラグレジスタをリード動作した後からライト動作するまでに割込み要因信号が発生しても、その割り込み要因信号がフラグとして割込み要因信号フラグレジスタに保持され、その後のコントローラによるクリア動作によっても保持されたフラグが消されることが無く、確実に割込み要因信号の発生をコントローラが把握可能とする。例文帳に追加

To allow a controller to surely capture generation of an interrupt factor signal by holding an interrupt factor signal as a flag in an interrupt factor signal flag register, even when the interrupt factor signal is generated since the read operation of the interrupt factor signal flag register until the write operation by the controller, and preventing any held flag from being deleted due to the following clear operation by the controller. - 特許庁

ＣＰＵは、割込みポートを有し、イーサネット（登録商標）コントローラは、Ｌｉｎｋ＿ＡＣＴ端子と、ＳＰＥＥＤ１００端子等を有する。例文帳に追加

A CPU has an interrupt port, and an Ethernet(R) controller has a Link_ACT terminal and a SPEED 100 terminal, etc. - 特許庁