外部データバスの英語

外部から入力された描画命令は、データバス１３を介してワークメモリ１４に格納される。例文帳に追加

A plotting command inputted from the outside is stored in a work memory 104 via the data bus 13. - 特許庁

本発明の半導体装置は、複数のメモリチップと、前記複数のメモリチップから内部データバスに出力されたリードデータを入力し、入力されたリードデータを外部データバスに出力するＩ／Ｆチップと、を有する。例文帳に追加

The semiconductor device includes a plurality of memory chips, and an I/F chip that receives read data output from the memory chips to an internal data bus and outputs the read data to an external data bus. - 特許庁

参照データバス線ＢＤｒｅｆとデータバス線ＢＤとの電位差がセンスアンプ５０にて差動増幅され、外部端子ＤＱから読出データが出力される。例文帳に追加

The potential difference between the reference data bus line BDref and a data bus line BD is differentially amplified by a sense amplifier 50, and read out data are outputted from an external terminal DQ. - 特許庁

外部データバス駆動回路のデータラッチはリード信号がＬレベルの間はリセットされ、リード信号の立ち上がりから所定時間経過した時刻に内部データバスの信号を反転した信号をラッチする。例文帳に追加

A data latch of the external data bus drive circuit is reset during an L level of a read signal, and a signal formed by inverting a signal of the internal data bus is latched at time when a prescribed time lapses from the rising of the read signal. - 特許庁

少ない集積回路上の占有面積で、マイコンの高速読み込みに対応できるカスタムＬＳＩ内外部データバス駆動回路、及び内部データバス駆動回路を提供する。例文帳に追加

To provide an internal data bus drive circuit and an external data bus drive circuit inside a custom LSI, capable of coping with high-speed reading of a microcomputer with a small occupying area on an integrated circuit. - 特許庁

半導体装置に関し、デバイスの外部データバスのバス幅によらず、バス幅の大きなデータを伝送できるようにすることを目的とする。例文帳に追加

To transmit data of which bus width is large without depending on bus width of external data bus of a device in a semiconductor device. - 特許庁

トレース装置において、限られた端子数でデータバスの衝突を回避しながら、内蔵ＲＯＭと外部メモリのトレース動作を実現する。例文帳に追加

To realize trace operation of a built-in ROM and an external memory while avoiding collision of a data bus in a limited terminal number in a trace device. - 特許庁

外部クロック信号１０５の周期を表す外部クロック周期データ１０６が、上位外部機器６からデータバス７及び外部接続回路５経由で演算処理部４へ供給される。例文帳に追加

External clock period data 106 showing the period of the external clock signal 105 is supplied from a high-order external device 6 through a data bus 7 and an external connecting circuit 5 to an arithmetic processing part 4. - 特許庁