算術レジスタの英語

各プロセッサエレメントは、プロセッサエレメントに含まれる算術論理演算装置の演算結果を汎用レジスタに格納する際の可否を決定する演算制御レジスタを持つ。例文帳に追加

Each processor element has an arithmetic control register for determining possibility in storing a calculation result of an arithmetic-logic calculation device included in the processor element in a general register. - 特許庁

プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。例文帳に追加

In addition to an execution core containing a fetch/decoding means, an arithmetic logic unit (ALU) and a general-purpose register group, a processor has a multimedia extension (MMX) register 58 and an SIMD extension instruction (SSE and SSE2) register 60. - 特許庁

８ビットＲＩＳＣベースのマイクロコントローラは、汎用８ビット専用算術論理演算装置（ＡＬＵ）２２に加えて算術論理演算装置（ＡＬＵ）を有する８ビットレジスタファイル２０を含む。例文帳に追加

An eight-bit RISC based microcontroller includes an eight-bit register file 20 having a dedicated arithmetic logic unit (ALU), in addition to a general purpose eight-bit ALU 22. - 特許庁

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。例文帳に追加

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register. - 特許庁

そのようなＳＩＭＤ型マイクロプロセッサにおいて、更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をＭ個装備しており、条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とする。例文帳に追加

Further, each processor element includes M-pieces of condition register parts for storing condition data output from the individual arithmetic logic units, and during conditional instruction execution, according to the condition data stored in the condition register parts, each of the corresponding arithmetic logic units determines whether the operation is executed or not. - 特許庁

四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。例文帳に追加

A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14. - 特許庁

周辺情報レジスタ群２０は、符号化データＣＤの算術復号に使用するコンテクストを推定するための着目画素に対する周辺情報を保持する。例文帳に追加

A peripheral information register group 20 stores the peripheral information with respect to a target pixel for presuming the context used for arithmetic decoding of the coded data CD. - 特許庁

周辺情報レジスタ群２０に保持された周辺情報は、算術復号部２４による復号結果によって復号と同一サイクルで更新される。例文帳に追加

The peripheral information stored in the peripheral information register group 20 is updated by the same cycle as that required for decoding depending on a decoding result by the arithmetic decoding section 24. - 特許庁