配線容量の英語

配線容量の抽出方法に改良を加え、配線容量をより正確に算出できる配線容量抽出方法を提供する。例文帳に追加

To provide a method for extracting a wiring capacity capable of more accurately calculating the capacity by improving the method for extracting the capacity. - 特許庁

配線間容量を大幅に低減し、配線遅延を大幅に低減する。例文帳に追加

To substantially reduce capacitance between wiring so that wiring delay is reduced substantially. - 特許庁

配線間容量の算出方法および配線パターンの設計支援装置例文帳に追加

CALCULATION METHOD FOR INTERCONNECT CAPACITANCE, AND DESIGN SUPPORT DEVICE FOR WIRING PATTERN - 特許庁

配線時間の増大の抑止、配線間の容量の削減を図る。例文帳に追加

To suppress an increase of a wiring time and reduce a capacity between wires. - 特許庁

配線２に、可変容量素子（可変容量ダイオード）３を接続し、配線２の浮遊容量と可変容量素子３の可変容量との合成容量が、全ての配線で略同一となるように設定する。例文帳に追加

The variable-capacitance element (the variable-capacitance diode) 3 is connected to the wiring 2, and a combined capacitance of the stray capacitance of the wiring 2 and the variable-capacitance element 3 is set to be approximately identical for all the wiring. - 特許庁

このクロック配線２の配線容量がシールド配線３によって変化する。例文帳に追加

A wiring capacity of the clock wiring 2 changes by the shield wiring 3. - 特許庁

半導体装置のローカル配線層部での配線間容量を抑え、配線の信頼性を向上する。例文帳に追加

To improve reliability of wiring by suppressing a line capacitance in a local wiring layer of a semiconductor device. - 特許庁

配線容量Ｃ及び配線遅延ＲＣの低減の可能なＬＳＩの配線構造を提供する。例文帳に追加

To provide a wiring structure of LSI reducing wiring capacitance C and wiring delay RC. - 特許庁