Four-frequencyとは 意味・読み方・使い方

A four-phase output 2(2n+1) frequency division phase shifter of the present invention comprises a first frequency divider (1) and a second frequency divider (2).例文帳に追加

本発明の４相出力２（２ｎ＋１）分周移相器は、第１分周器（１）と、第２分周器（２）とを具備している。 - 特許庁

A four-phase generation circuit 20 simultaneously generates the four signals of a radio frequency signal whose phase coincides, and radio frequency signals whose phases are advanced by π/2, π, and 3π/2 as compared to an input radio frequency signal.例文帳に追加

４相発生回路２０では入力された高周波に対し、位相が一致した高周波、位相がπ／２、π及び３π／２進んだ高周波の４つが同時に生成される。 - 特許庁

To provide a frequency four-multiplying method and a frequency four-multiplying device in a small-scale circuit configuration and a wide applicable frequency range, and to provide an electronic apparatus using the device.例文帳に追加

小規模な回路構成と広い適用周波数範囲を有する周波数４逓倍方法、周波数４逓倍器およびそれを用いた電子装置を提供することを目的とする。 - 特許庁

A 90° distributor comprises a two-phase input and four-phase output frequency divider 11 and a four-phase input and four-phase output polyphase filter 12 which inputs a four-phase outputted from the frequency divider 11.例文帳に追加

９０度分配器は、２相入力４相出力の周波数分周器１１と、周波数分周器１１からの４相出力を入力とする４相入力４相出力のポリフェーズフィルタ１２とを備えたものである。 - 特許庁

To reduce low frequency moire in secondary and ternary colors caused on a four color screen.例文帳に追加

４色のスクリーンの２次色及び３次色の低周波モアレを低減する。 - 特許庁

METHOD AND CIRCUIT FOR FOUR-FOLD FREQUENCY MULTIPLICATION AND ELECTRONIC DEVICE USING THE SAME例文帳に追加

周波数４逓倍方法、周波数４逓倍回路、およびそれを用いた電子装置 - 特許庁

When a specified frequency band is an ISM frequency band where its center frequency is about 2.4 GHz and its bandwidth is 26 MHz, the frequency band is divided into four, each consisting of 6 MHz.例文帳に追加

上記の規定化されたバンド帯を、中心周波数が略２．４ＧＨｚ、その帯域幅が２６ＭＨｚのＩＳＭバンド帯とした場合、このバンド帯を６ＭＨｚごとに４分割する。 - 特許庁

A reference clock CKr is frequency-divided into four by a frequency divider 11, a unit clock CKi is frequency-divided into two by a frequency divider 12 and the logical product of the output signals of the frequency dividers 11 and 12 is obtained by an AND gate 13.例文帳に追加

基準クロックＣＫ_r が分周器１１で４分周され、単位クロックＣＫ_i が分周器１２で２分周され、これらの分周器１１，１２の出力信号の論理積がＡＮＤゲート１３で求められる。 - 特許庁