MIS transistorsとは 意味・読み方・使い方

The MIS transistor (MVT) excepting the MIS transistor (HVT) having the highest threshold voltage in a plurality of kinds of the MIS transistors (LVT, MVT and HVT) is used as the power-switch transistor (31).例文帳に追加

その電源スイッチトランジスタ（３１）は、複数種類のＭＩＳトランジスタ（ＬＶＴ，ＭＶＴ，ＨＶＴ）のうち、閾値電圧の最も高いＭＩＳトランジスタ（ＨＶＴ）以外のＭＩＳトランジスタ（ＭＶＴ）である。 - 特許庁

To easily achieve a semiconductor device including complementary type MIS transistors having improved characteristics of a p-type MIS transistor and an n-type MIS transistor.例文帳に追加

ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタの特性を向上した相補型ＭＩＳトランジスタを備えた半導体装置を容易に実現できるようにする。 - 特許庁

To provide MIS transistors having different threshold voltages in a semiconductor device provided with the MIS transistors of the same conduction type.例文帳に追加

互いに導電型の同じＭＩＳトランジスタを備えた半導体装置において、互いに閾値電圧の異なるＭＩＳトランジスタを精度良く且つ高性能に実現する。 - 特許庁

The semiconductor device is provided with a plurality of first MIS transistors 12A and a plurality of MIS transistors 12B formed on a semiconductor substrate 11 and a liner insulating film 25 to apply stress in the gate length direction.例文帳に追加

半導体装置は、半導体基板１１に形成された複数の第１のＭＩＳトランジスタ１２Ａ及び複数の第２のＭＩＳトランジスタ１２Ｂと、ゲート長方向に応力を加えるライナ絶縁膜２５とを備えている。 - 特許庁

To control a threshold voltage of first and second MIS transistors to a desired threshold voltage, in a semiconductor device having the first and second MIS transistors with gate widths different from each other.例文帳に追加

ゲート幅が互いに異なる第１，第２のＭＩＳトランジスタを備えた半導体装置において、第１，第２のＭＩＳトランジスタの閾値電圧を、所望の閾値電圧に制御する。 - 特許庁

To equalize characteristics of respective MIS transistors in a semiconductor device having a plurality of the MIS transistors in each of which a distance from the end of a gate electrode to the end of a semiconductor area in a gate lengthwise direction is different.例文帳に追加

ゲート長方向におけるゲート電極端部から半導体領域端部までの距離が異なる複数のＭＩＳトランジスタを有する半導体装置において、各トランジスタの特性を揃える。 - 特許庁

The semiconductor integrated circuit device is equipped with a logic circuit including MIS transistors formed on a semiconductor substrate, wherein substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0, which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0, which is applied to a second conductive MIS transistor.例文帳に追加

半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第１導電型のMISトランジスタに印加する第１基板バイアス電圧Vbp0と第２導電型のMISトランジスタに印加する第２基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁

In the semiconductor integrated circuit device equipped with a logic circuit including MIS (metal insulator semiconductor) transistors formed on a semiconductor substrate, a substrate bias control circuit is provided for balancing a first substrate bias voltage Vbp0 which is applied to a first conductive MIS transistor, and a second substrate bias voltage Vbn0 which is applied to a second conductive MIS transistor.例文帳に追加

半導体基体に形成されたMISトランジスタを含む論理回路を備える半導体集積回路において、第１導電型のMISトランジスタに印加する第１基板バイアス電圧Vbp0と第２導電型のMISトランジスタに印加する第２基板バイアスVbn0とをバランスさせる基板バイアス制御回路を設ける。 - 特許庁