MOS capacitorsとは 意味・読み方・使い方

The miniaturization, the cost reduction, the noise reduction are contrived by building capacitors required for boost operations in an integrated circuit as the MOS gate oxide film capacitors 4a, 4b.例文帳に追加

昇圧動作に必要なコンデンサを、ＭＯＳゲート酸化膜キャパシタ４ａ，４ｂとして集積回路に内蔵することにより、小型化、低コスト化、低雑音化を図ることができる。 - 特許庁

MOS capacitors are formed on the surface of a semiconductor silicon wafer and the quality of the semiconductor silicon wafer is evaluated, on the basis of the accidental defects (β mode destruction) rate of Weibull plots obtained by performing a TDDB measurement of the MOS capacitors.例文帳に追加

半導体シリコンウェーハの表面にＭＯＳキャパシタを形成し、該ＭＯＳキャパシタのＴＤＤＢ測定を行うことにより得られるワイブルプロットの偶発不良（βモード破壊）率により、前記半導体シリコンウェーハの品質を評価する。 - 特許庁

The DC-DC converter includes: an oscillation circuit 1; an inverter 2; MOS transistors 3a, 3b diode-connected with each other; and MOS gate oxide film capacitors 4a, 4b.例文帳に追加

ＤＣ−ＤＣコンバーターは、発振回路１と、インバーター２と、ダイオード接続されたＭＯＳトランジスタ３ａ，３ｂと、ＭＯＳゲート酸化膜キャパシタ４ａ，４ｂとを含んでいる。 - 特許庁

During the operational term of the LSI 100, the switching circuits SW1, SW2 are so turned-on as to perform the power-supply stabilizing by MOS capacitors comprising the MOS transistors 10, 11.例文帳に追加

ＬＳＩ１００の動作期間において、スイッチ回路ＳＷ１，ＳＷ２がオンされ、ＭＯＳトランジスタ１０，１１からなるＭＯＳ容量によって電源安定化が図られる。 - 特許庁

A correlation double sampling circuit 5 has a bias circuit 11, capacitors C2, C3, MOS transistors(TRs) 1, 2, a reference voltage source Vref, buffer circuits 12, 13, MOS TRs TR3, TR4, capacitors C4, C5 and a subtractor circuit 14.例文帳に追加

相関二重サンプリング回路５はバイアス回路１１と容量Ｃ２，Ｃ３とＭＯＳトランジスタＴＲ１，ＴＲ２と基準電位源Ｖｒｅｆとバッファ回路１２，１３とＭＯＳトランジスタＴＲ３，ＴＲ４と容量Ｃ４，Ｃ５と減算回路１４を有する。 - 特許庁

The capacitors C11, C12 are respectively constituted of MOS transistors and the MOS transistors, the comparators 3, 4, the logical circuit 5, etc., are integrated on the same semiconductor substrate to form an integrated circuit.例文帳に追加

そして、コンデンサＣ１１、Ｃ１２をＭＯＳトランジスタで構成するとともに、そのＭＯＳトランジスタ、比較器３、４、論理回路５などを同一の半導体基板に集積回路化したものである。 - 特許庁

Setting is made so that an initial voltage is applied to the connection node of capacitors C1, C2 by turning on a MOS transistor T10 and applying self-bias by a MOS transistor T11.例文帳に追加

キャパシタＣ１，Ｃ２の接続ノードに対して、ＭＯＳトランジスタＴ１０をＯＮとしてＭＯＳトランジスタＴ１１が自己バイアスをかけることで、初期電圧が印加されるように設定する。 - 特許庁

One side in terminals of a plurality of capacitors (C1-Cn) 6-1 to 6-n is connected to floating electrode 8 of a MOS capacitor (Cf) 5.例文帳に追加

ＭＯＳキャパシタ（Ｃｆ）５の浮遊電極８に、複数のキャパシタ（Ｃ１〜Ｃｎ）６−１〜６−ｎの一方の端子を接続する。 - 特許庁