TR cellとは 意味・読み方・使い方

To manufacture a memory cell and a transistor(Tr) of the peripheral circuit of the memory cell in parallel without forming an MOS structure on the surface opposed to an element separation region 107 in the element region of the Tr, with no increase in the pattern area of the Tr.例文帳に追加

メモリセルの周辺回路のトランジスタ（Ｔｒ）のパターン面積を増大させずに、このＴｒの素子領域の素子分離領域１０７と対向する面にＭＯＳ構造を形成させること無く、メモリセルとこのＴｒを並行して製造する。 - 特許庁

A Ge guide 14 made of germanium is interposed between the diffusion layer 15 of the cell transistor Tr and the third conductive layer 11 of a trench capacitor C, where the Ge guide 14 is formed on the side of the diffusion layer 15 of the cell transistor Tr.例文帳に追加

セルトランジスタＴｒの拡散層１５およびトレンチキャパシタＣの第３の導電層１１の間に介在するように、セルトランジスタＴｒの拡散層１５側にＧｅの導入部１４を形成する。 - 特許庁

The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7.例文帳に追加

メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。 - 特許庁

The cell transistor evaluation section 51 has a cell transistor resistance determination circuit 51A to measure the resistances of the cell transistors Tr constituting the memory cells MC, and a cell transistor resistance determination control circuit 51B to control the cell transistor resistance determination circuit 51A.例文帳に追加

セルトランジスタ評価部５１は、メモリセルＭＣを構成するセルトランジスタＴｒの抵抗値を測定するセルトランジスタ抵抗判定回路５１Ａと、セルトランジスタ抵抗判定回路５１Ａを制御するセルトランジスタ抵抗判定制御回路５１Ｂとを備えている。 - 特許庁

When a depression Tr(transistor) due to excess erase exists on respective bit lines of the memory cell array, only '1' is outputted from the output data.例文帳に追加

メモリセルアレイの各ビット線に過消去によるディプレッションＴｒがあると、出力データからは"１"しか出力されない。 - 特許庁

In the method for protecting secondary cell B, which uses lithium in the negative electrode 2, an alternate signal, is supplied to the secondary cell B during the pause period (tr)charge and discharge are not performed in the second cell B.例文帳に追加

負極２にリチウムが用いられる二次電池Ｂの劣化防止方法であって、二次電池Ｂの充放電が行われていない休止時間ｔｒに、二次電池Ｂに対して交流信号を供給する。 - 特許庁

A floating gate type electric field effect transistor Tr connected to a word line and a bit line is arranged on a memory cell array in the form of a matrix.例文帳に追加

メモリセルアレイには、ワード線とビット線とに接続された浮遊ゲート型電界効果トランジスタＴｒをマトリクス状に配置している。 - 特許庁

The multi-valued ROM includes a ROM cell transistor Tr, a plurality of bit lines BT1-BT3, and first metal lines 31-44.例文帳に追加

多値ＲＯＭセルは、ＲＯＭセルトランジスタＴｒと、複数のビット線ＢＴ１〜ＢＴ３と、第１金属配線３１〜４４とを具備している。 - 特許庁