access cycleとは 意味・読み方・使い方

When the cache access mode switchover signal S10 is at "H" level, the one-cycle access mode is established, and when the cache access mode switchover signal S10 is at "L" level, the two-cycle access mode is established.例文帳に追加

キャッシュアクセスモード切替信号Ｓ１０が「Ｈ」レベルの場合は１サイクルアクセスモードであり、キャッシュアクセスモード切替信号Ｓ１０が「Ｌ」レベルの場合は２サイクルアクセスモードである。 - 特許庁

When the power source abnormality state is detected by the detection circuit 32 after the start of an access cycle, the access control part 36 does not stop but complete the access control of the reading or writing in the access cycle.例文帳に追加

アクセス制御部３６は、アクセスサイクルの開始後に検出回路３２により電源異常状態が検出された場合には、そのアクセスサイクルにおける読み出し又は書き込みのアクセス制御については、停止せずに完了する。 - 特許庁

Therefore, a cycle number concerning bus access when a command is issued from the processor (MIPS) is divided for every factor, and the bus access cycle number is estimated as a sum total of the cycle number for every factor.例文帳に追加

そのために、プロセッサ（ＭＩＰＳ）から命令を発行したときのバスアクセスにかかるサイクル数を、その要因ごとに分割し、それぞれの要因毎にかかるサイクル数の総和として、そのバスアクセスサイクル数を見積もる。 - 特許庁

A cache control unit 2, according to the status of access from a CPU 80 to a cache memory 50, switches between a two-cycle access mode and a one-cycle access mode.例文帳に追加

キャッシュ制御部２は、ＣＰＵ８０からキャッシュメモリ５０へのアクセスの状況に応じて、２サイクルアクセスモードと１サイクルアクセスモードとを切り替える。 - 特許庁

When a state is shifted from the snooze state to an operation cycle, confliction between internal refreshment and external access is prevented by performing a standby cycle by one cycle before the operation cycle.例文帳に追加

スヌーズ状態からオペレーションサイクルに移行する際には、オペレーションサイクルの前に、スタンバイサイクルを１サイクル実行することによって、内部リフレッシュと外部アクセスとの衝突を回避する。 - 特許庁

Thus, a rewriting operation of the refresh register, which is to be executed by using the operation cycle different from the access cycle, becomes unnecessary.例文帳に追加

これにより、リフレッシュレジスタの書き換えを、アクセスサイクルとは別の動作サイクルを用いて行う必要がなくなる。 - 特許庁

To attain the high speed of random cycle time being characteristics of a semiconductor memory circuit such as a fast cycle random access memory.例文帳に追加

ファーストサイクルランダムアクセスメモリ等の半導体メモリ回路の特徴であるランダムサイクルタイムの高速化を図る。 - 特許庁

When memory accesses from access sources 1 and 2 compete with respect to the RAM 3, a memory access from the access source 2 is delayed by the memory access arbitration circuit 10 within the access cycle, and arbitration is performed so that the memory access to the RAM 3 is made before the next memory access.例文帳に追加

ＲＡＭ３に対してアクセス元１、２からのメモリアクセスが競合した場合、メモリアクセス調停回路１０によって、アクセス元２からのメモリアクセスを、そのアクセスサイクル内で遅延させて、次のメモリアクセスまでにＲＡＭ３に対してメモリアクセスが行われるように調停する。 - 特許庁