cascade calculationとは 意味・読み方・使い方

To provide a lookup table cascade logic circuit which executes high-speed calculation, configured by use of one logic function memory.例文帳に追加

１個の論理関数メモリを用いて構成された、高速演算が可能なルックアップテーブル・カスケード論理回路を提供する。 - 特許庁

The data line side drive circuit 150A is provided with an X-shift register 151 in which each of shift register unit circuits Ua0-Uan is cascade connected, a logical calculation part 152 having calculation unit circuits Ub1-Ubn, and an inhibit signal selection part 153 consisting of each control unit circuit Uc1-Ucn.例文帳に追加

データ線側駆動回路１５０Ａは、各シフトレジスタ単位回路Ｕa0〜Ｕanを縦続接続したＸシフトレジスタ１５１と、演算単位回路Ｕb1〜Ｕbnを有する論理演算部１５２と、各制御単位回路Ｕc1〜Ｕcnからなるインヒビット信号選択部１５３とを備えている。 - 特許庁

The selected signal generates the reliable set of the estimated value of a user signal by coherent combination for each user for connecting to the MPIC device in cascade for the repeated calculation of MAI to each user.例文帳に追加

選別された信号は、各ユーザごとにコヒーレントに組合わせてユーザ信号の推定値の信頼し得るセットを生じ、これが各ユーザに対するＭＡＩの反復的な計算のためＭＰＩＣ装置にカスケード接続される。 - 特許庁

The calculation amplifier comprises a condenser C21 for coupling an output terminal of a differential amplification circuit 22 connected in a folded-cascade manner and an input terminal of a voltage amplification circuit 24, and a bias setting circuit 23 comprising switches 39, 40.例文帳に追加

フォールデッドカスコード接続された差動増幅回路２２の出力端子と電圧増幅回路２４の入力端子とを結合するコンデンサＣ２１と、スイッチ３９、４０からなるバイアス設定回路２３とを備える。 - 特許庁

The FPGA system (5) is made up of freely programmable gate arrays including a sensor control matrix (51) which calculates axis signals in required degrees of freedom, a control cascade block (53) for the axis signals containing several biquad filters (531. 532, 533, 534, 535), and an output signal calculation block (55) for calculating digital actuator actuation signals.例文帳に追加

本願発明のＦＰＧＡシステム（５）は、必要とされる自由度において軸信号を計算するセンサ制御マトリクス（５１）と、いくつかの双２次フィルタ（５３１、５３２、５３３、５３４、５３５）を含む軸信号のための制御カスケード・ブロック（５３）と、デジタル・アクチュエータ作動信号を計算する出力信号計算ブロック（５５）とを有する書換え可能ゲートアレイで構成される。 - 特許庁

The filter device comprises a plurality of filters realized by software, in which each filter has filter coefficients, filter status values and a memory area for storing pointers to indicate output value of the filter and the output value memory area and calculates the output values of other filters as the input values to store the calculation results to the output value memory area and connect the desired number of filters in cascade by rewriting the pointers.例文帳に追加

ソフトウエアで実現された複数のフィルタを備え、各フィルタは、フィルタ係数、フィルタの状態値、フィルタの出力値および他のフィルタの出力値メモリ領域を指すポインタを格納するメモリ領域を有し、他のフィルタの出力値をフィルタの入力値として演算を行ない、演算結果を出力値メモリ領域に格納し、前記ポインタを書き換えることによって所望数のフィルタをカスケード接続する。 - 特許庁