cascade characteristicsとは 意味・読み方・使い方

To realize an amplifier having low-voltage operation of about 1 V, large increase of an occupied area in semiconductor is not caused, frequency band characteristic is superior, cascade connection with the next stage circuit is facilitated, low consumption current characteristics is superior, and gain can be changed easily.例文帳に追加

１Ｖ程度の低電圧動作が可能で、半導体における占有面積の大きな増大を伴うことなく、周波数帯域特性が良好で、次段回路との縦続接続が容易で、低消費電流特性に優れ、利得の可変が容易な増幅器を実現する。 - 特許庁

In the high-frequency power amplifier circuit 210 having a multistage configuration in which a plurality of amplification elements 111-213 are connected in cascade, a bias control circuit 230 for generating a bias current flowing to each amplification element is composed so that the bias current is ganerated which changes in square characteristics to an output power control signal Vapc.例文帳に追加

複数の増幅素子（１１１〜２１３）を従属接続した多段構成の高周波電力増幅回路（２１０）において、各増幅素子に流すバイアス電流を生成するバイアス制御回路（２３０）を、出力電力制御信号（Ｖapc）に対して２乗特性で変化するバイアス電流を生成できるように構成した。 - 特許庁

In the cascade connected multistage power amplifier, the amplifier of a final stage is set to obtain desired characteristics closely to the center of a band to be used and the operating band of the amplifier of a driving stage is deviated to compensate lowering of a gain on the low frequency side and high frequency side of the band to be used so that gain flatness can be provided.例文帳に追加

縦続に接続された多段電力増幅器において、最終段の増幅器を使用帯域の中心付近で所望の特性が得られるように設定し、駆動段の増幅器を使用帯域の低周波側および高周波側で利得の低下を補うように動作帯域をずらすことにより利得平坦性を実現する。 - 特許庁

This crystal oscillation circuit has an oscillation transistor(TR) 2, a buffer transistor(TR) 1 in cascade connection thereto, a crystal vibrator 12 and capacitive elements C2, C3, and further has a temperature characteristic provision circuit (TR3-TR6, R5-R7) that provides temperature characteristics to a current flowing through a resistor deciding the base voltage of the buffer TR.例文帳に追加

請求項１に記載の発明は、発振用トランジスタ（ＴＲ２）及びこれにカスケード接続されたバッファのトランジスタ（ＴＲ１）と、水晶振動子（１２）と、容量素子（Ｃ２，Ｃ３）とを有する水晶発振回路において、バッファのトランジスタのベース電圧を決定する抵抗に流れる電流に温度特性を付与する温度特性付与回路（ＴＲ３〜ＴＲ６，Ｒ５〜Ｒ７）を有する。 - 特許庁

An input buffer (inverter G_1), full band passing circuits (DELYIANNIS phase shift circuits) having at least two secondary transmission functions and an output buffer (inverter G_2) are sequentially connected, the full band passing circuits having the two secondary transmission functions have phase characteristics with respect to different frequencies and are cascade connected to obtain the approximately fixed delay time over the wide frequency band.例文帳に追加

入力バッファ（インバータＧ_１）と、少なくとも２個の２次の伝達関数を持つ全帯域通過形回路（ＤＥＬＹＩＡＮＮＩＳ形移相回路（Ｉ），（ＩＩ）と、出力バッファ（インバータＧ_２）とを順次接続し、２個の２次の伝達関数を持つ全帯域通過形回路は、異なる周波数に対する位相特性を有し、従続接続することで広い周波数帯域においてほぼ一定の遅延時間とする。 - 特許庁