delay testingとは 意味・読み方・使い方

SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF TESTING DELAY THEREOF例文帳に追加

半導体集積回路およびその遅延検査方法 - 特許庁

SELECTION DEVICE, DELAY DEVICE AND TESTING APPARATUS例文帳に追加

選択デバイス、遅延デバイス及び試験装置 - 特許庁

HIGH FREQUENCY DELAY CIRCUIT, AND TESTING APPARATUS例文帳に追加

高周波遅延回路、及び試験装置 - 特許庁

VARIABLE DELAY DEVICE, SIGNAL DELAYING METHOD AND TESTING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

可変遅延装置、信号遅延方法、および半導体装置の試験方法 - 特許庁

To reduce a time for testing delay fault of a memory peripheral circuit.例文帳に追加

メモリ周辺回路に対する遅延故障テストの時間を削減すること。 - 特許庁

On the occasion of testing, besides, the delay control circuit 9 for testing increases the delay time for testing for one side and decreases it for the other, while the total delay time is left fixed.例文帳に追加

また、テストの際、テスト用遅延制御回路９は、合計遅延時間を一定にしたまま、テスト用遅延時間の一方を増加させ他方を減少させてゆく。 - 特許庁

On the occasion of testing the two variable delay circuits 3 and 17, the delay time for testing is set on the circuits 3 and 17 and the reference clock signal delayed through the reference variable delay circuit 3 is input to the strobe variable delay circuit 17.例文帳に追加

両可変遅延回路３，１７のテストの際、当該回路３，１７にはテスト用遅延時間が設定され、基準可変遅延回路３を経て遅延された基準クロック信号はストローブ可変遅延回路１７に入力される。 - 特許庁

The delay control circuit 1 includes a reference variable delay circuit 3 which delays a reference clock signal, a strobe variable delay circuit 17 which delays the strobe signal, and the delay control circuit 9 for testing which sets a delay time for testing on the variable delay circuits 3 and 17 having the same constitution.例文帳に追加

遅延制御回路１は、基準クロック信号を遅延させる基準可変遅延回路３と、ストローブ信号を遅延させるストローブ可変遅延回路１７と、同一構成である上記可変遅延回路３，１７にテスト用遅延時間を設定するテスト用遅延制御回路９と、を備える。 - 特許庁