delayed feedbackとは 意味・読み方・使い方

To attain improvements in equalizing ability by suppressing estimation characteristics from deterioration due to an impulse response waveform, when using a delayed decision feedback sequence estimator.例文帳に追加

遅延判定帰還型系列推定器を用いる適応等化器においてインパルス応答波形による推定特性の悪化を抑えて等化能力の向上を図る。 - 特許庁

This phase-locked loop causes the 1st clock signal to delay with a 1st frequency to generate a feedback signal delayed from the 1st clock signal by one cycle.例文帳に追加

本発明による位相同期回路は、第１周波数を有する第１クロック信号を遅延させて第１クロック信号より１サイクル遅れたフィードバック信号を発生させる。 - 特許庁

The communication method determining means also determines whether delayed diversity should be used in downlink communication, when feedback control of PV is performed commonly for RB in a system band.例文帳に追加

通信方式決定手段は、PVのフィードバック制御が、システム帯域中のRBに共通に行われる場合に、遅延ダイバーシチを下り通信に使用するか否かも決定する。 - 特許庁

The inverter circuit 12 can be also feedback-controlled by the discharge current removing the effect of the delayed voltage phase detected by the voltage detecting means 20 even during deep lighting control.例文帳に追加

深い調光時でも、電圧検出手段20で検出された電圧の位相の遅れの影響を除いた放電電流により、インバータ回路12を帰還制御できる。 - 特許庁

To provide a discharge lamp lighting device capable of feedback-controlling an inverter circuit 12 by a discharge current removing effect of a delayed voltage phase detected by a voltage detecting means 20.例文帳に追加

電圧検出手段20で検出された電圧の位相の遅れの影響を除いた放電電流により、インバータ回路12を帰還制御できる放電ランプ点灯装置10を提供する。 - 特許庁

Since the KCS feedback correction amount eakcs is made not to be excessively on the advanced side, the ignition timing can be delayed quickly when the accelerator is pressed, thereby avoiding the occurrence of the knocking.例文帳に追加

ＫＣＳフィードバック補正量ｅａｋｃｓが過度に進角側でないようにされるので、アクセルオン時に早急に点火時期を遅角させることができ、ノッキングの発生を回避できる。 - 特許庁

To provide an equalizer for preventing rapid deterioration of equalizing performance due to erroneous propagation by using as much as possible the equalizing capability for delayed echoes of a decision feedback equalizer.例文帳に追加

判定帰還形等化器の遅れエコーに対する等化能力をできるだけ活かしつつ、誤り伝搬による等化能力の急激な劣化を防止する等化器を提供する。 - 特許庁

A delay circuit 120 generates ZCLK-PDD0 and ZCLK-PDD1 in which the ZCLK-PD0 and ZCLK-PD1 are delayed by Tc (feedback quantity of CLK-P relative to external clock+delay quantity of internal clock relative to external clock).例文帳に追加

遅延回路１２０は、ＺＣＬＫ＿ＰＤ０，ＺＬＣＫ＿ＰＤ１を、それぞれＴｃ（＝外部クロックに対するＣＬＫ＿Ｐの戻し量＋外部クロックに対する内部クロックの遅延量）だけ遅延させたＺＣＬＫ＿ＰＤＤ０，ＺＣＬＫ＿ＰＤＤ１を生成する。 - 特許庁