delayed multiplierとは 意味・読み方・使い方

A multiplier 22 multiplies the audio signal delayed by each delay element D by a predetermined coefficient C set for each delay element D.例文帳に追加

乗算器２２は、各遅延素子Ｄにより遅延されたオーディオ信号に、遅延素子Ｄごとに設定された所定の係数Ｃを乗算する。 - 特許庁

A complex multiplier 111 uses the received digital base band signal and a signal delayed by the delay devices 109, 110 to conduct complex multiplication.例文帳に追加

複素乗算器１１１は、受信されたディジタルベースバンド信号と、遅延器１０９、１１０により遅延された信号と、を用いて複素乗算を行う。 - 特許庁

The multiplier unit 346 multiplies the plurality of digital received signals 200 delayed by the delay unit 340 by the coefficient selected by the selector unit 352.例文帳に追加

乗算部３４６は、遅延部３４０で遅延された複数のデジタル受信信号２００と、選択部３５２で選択された係数をそれぞれ乗算する。 - 特許庁

The delay unit 12 delays the input signal by a fixed time and outputs it and the delayed output signal from the delay unit 12 is also inputted to the multiplier 13.例文帳に追加

遅延器１２は、入力信号を一定時間遅延して出力するものであって、この遅延器１２からの遅延出力信号もまた乗算器１３に入力される。 - 特許庁

A complex multiplier 302 is prepared by the maximum path number N, and multiplies the input signal delayed by the memory 301 by a complex coefficient controlled by the DSP 303.例文帳に追加

複素乗算器３０２は、最大パス数Ｎだけ用意され、ＦＩＦＯ型メモリー３０１にて遅延された入力信号に対して、ＤＳＰ３０３により制御された複素係数を乗算する。 - 特許庁

A delay unit 111 delays an input signal to the filter processing circuit by one clock, a multiplier 123 multiplies the delayed signal with a filter coefficient a2, and a delay unit 112 stores the result.例文帳に追加

フィルタ処理回路の入力信号は、遅延器１１１により１クロック遅延された後、乗算器１２３によってフィルタ係数ａ２と乗算され、遅延器１１２に保持される。 - 特許庁

A third multiplier 8 receives input of the electric power control coefficient εor the split electric power control coefficients ε1, ε2 from the third coefficient device 6, and receives input of the delayed image data R2, G2, B2 form the frame delaying device 7.例文帳に追加

第３乗算器８は、第３係数器６から電力制御係数ε又は分割電力制御係数ε１を入力するとともに、フレーム遅延器７から遅延された画像データＲ２，Ｇ２，Ｂ２を入力する。 - 特許庁

An output signal generation means constituted of a multiplier 8 and an adder 14 weights the receiving signals after delayed using the weighting factors w_1-w_N, and generates and outputs an output signal y by synthesizing the receiving signals after having been weighted.例文帳に追加

乗算器８と加算器１４からなる出力信号生成手段は、重み係数ｗ_１〜ｗ_Ｎを使用して遅延後の受信信号を重み付けし、この重み付け後の受信信号を合成して出力信号ｙを生成し出力する。 - 特許庁