differential multiplexerとは 意味・読み方・使い方

To provide a combined multiplexer and switched gain circuit for selectively multiplexing differential analog signals from a primary channel and a diversity channel in a diversity receiver system.例文帳に追加

ダイバシティ受信システムにおいて主チャネル及びダイバーシティ・チャネルからの差動アナログ信号を選択的に多重化するマルチプレクサ及び利得切換一体回路を提供する。 - 特許庁

In the transmission device 100, a transmission processing part 130 uses an 8K synchronization signal, to respectively create a synchronous differential value and clock differential value information, creates encapsulating video data and transmits the capsuling video data to a destination via an ADM (add/drop multiplexer) 300.例文帳に追加

伝送装置１００は、送信処理部１３０が８Ｋ同期信号を利用して、同期差分値情報、クロック差分値情報をそれぞれ作成すると共に、カプセリング映像データを作成してＡＤＭ３００を介して宛先に伝送する。 - 特許庁

The output of a load sensor 1 is inputted to a differential amplifier 3 and amplified, converted into a digital value by a digital-to-analog converter 5 after passing through a multiplexer 4, and inputted to an MPU 6.例文帳に追加

荷重センサー１の出力は、差動増幅器３に入力されて増幅され、マルチプレクサー４を介してＡ／Ｄ変換器５でディジタル値に変換されてＭＰＵ６に入力される。 - 特許庁

A multiplexer circuit 12 comprises: a differential amplifier A3 having a non-inverting input terminal connected to the reference potential; switches turned on and off in response to the control signals φ1 and φ2; a hold capacitor C5 connected to between an output terminal and an inverting input terminal of the differential amplifier A3.例文帳に追加

マルチプレクサ回路１２は、非反転入力端が基準電位に接続された差動増幅器Ａ３と、制御信号φ１，φ２に従ってオンオフするスイッチと、差動増幅器Ａ３の出力端と反転入力端との間に接続されたホールド容量Ｃ５と、を備える。 - 特許庁

An output of the multiplexer 3 is inputted into + input in a differential amplification part 5 having an amplification factor of 4.88, and reference power supply of 3800 mV is inputted into - input from a reference voltage source 6.例文帳に追加

増幅率４．８８の差動増幅部５の＋入力にはマルチプレクサ３の出力が入力され、−入力には基準電圧源６から３８００ｍＶの基準電源が入力される。 - 特許庁

In order to perform a (p) well variation test, the memory device is provided with an IPL decoding logic circuit 60, a reference voltage generator 70, an IPL voltage reference multiplexer 80, a (p) well voltage feedback circuit 90, and a differential amplifier circuit 36.例文帳に追加

ｐウェル変化テストを実行するために、メモリ・デバイスには、ＩＰＬデコード論理回路６０、基準電圧発生器７０、ＩＰＬ電圧基準マルチプレクサ８０、ｐウェル電圧フィードバック回路９０、差動増幅器回路３６が設けられる。 - 特許庁

A fetch address generation circuit 20 formed of adders 21 and 22 generates a fetch address based on an execution address generated by a program counter circuit 110 formed of a flip flop 111, an adder 112 and a multiplexer 113 and on a differential address generated by a differential address generation circuit 10 formed of a flip flop 11 and a computing element 12.例文帳に追加

フリップフロップ１１１と加算器１１２とマルチプレクサ１１３からなるプログラムカウンタ回路１１０により生成された実行アドレスと、フリップフロップ１１と演算器１２からなる差分アドレス生成回路１０により生成された差分アドレスとに基づいて、加算器２１，２２からなるフェッチアドレス生成回路２０でフェッチアドレスを生成する。 - 特許庁

There are provided a voltage detection circuit 100 which includes a differential voltage detection circuit 3 for detecting the potential difference between a pair of input terminals and a multiplexer 2, having sampling switches S1-S9 which connect respective electrode terminals of battery modules VB1-VB8 being connected in series with each other to the input terminals of the differential voltage detecting circuit 3, respectively.例文帳に追加

一対の入力端子間の電位差を検出する差動電圧検出回路３を含む電圧検出回路１００と、互いに直列接続された電池モジュールＶＢ１〜ＶＢ８の各電極端子を差動電圧検出回路３の入力端子に個別に接続するサンプリングスイッチＳ１〜Ｓ９を有するマルチプレクサ２とを備える。 - 特許庁