exclusive-orsとは 意味・読み方・使い方

The EXOR gate 2 exclusive ORs the received signals, generates a pulse signal with a pulse width, corresponding to the delay time and outputs it to an input terminal of a low-pass filter 3.例文帳に追加

ＥＸＯＲゲート２は、入力した信号の排他的論理和を取り、遅延時間に対応するパルス幅を有するパルス信号を生成して、ローパスフィルタ３の入力端子に出力する。 - 特許庁

The exclusive-ORs with the scrambling data are successively taken for the entire part of the data frame including the initial value (seed), thereby, randomizing of the data within the data frame is performed (ST106).例文帳に追加

そして、前記初期値（シード）を含む前記データフレーム全体に対して、スクランブルデータとの排他的論理和を順にとることによって、前記データフレーム内のデータのランダム化を行う（ＳＴ１０６）。 - 特許庁

A second exclusive OR circuit 41 exclusively ORs the check bit read out of the memory 10 and a collate pattern related to the storage address in the memory at the time of reading data out of the memory 10.例文帳に追加

第２のエクスクルーシブオア回路４１は、メモリからのデータ読み出し時に、メモリから読み出した検査ビットとメモリ内での収容アドレスに関連する照合パターンの排他的論理和を生成する。 - 特許庁

A first exclusive OR circuit 40 exclusively ORs the parity code of data stored in a memory 10 and a monitor pattern related to the storage address inside the memory when writing data to the memory 10.例文帳に追加

第１のエクスクルーシブオア回路４０は、メモリへのデータ書き込み時に、メモリに収容されるデータのパリティ符号とメモリ内での収容アドレスに関連する監視パターンの排他的論理和を生成する。 - 特許庁

Then, three selection bits s1, s2, and s3 according to the connection relation of the selected M sequence are outputted, and exclusive ORs between them are operated in order by EXOR circuits 103a to 103c, and they are fed back to the first stage R0.例文帳に追加

そして、選択されたＭ系列の接続関係に応じた３つの選択ビットｓ１、ｓ２、ｓ３が出力され、ＥＸＯＲ回路１０３ａ〜１０３ｃによって順番に排他的論理和が取られた後、初段Ｒ０にフィードバックされる。 - 特許庁

An exclusive OR circuit 27 in the OFB mode encryption device 5 exclusively ORs an output of the shift register 6 encrypted in the unit of fixed length bits by an encryption processing means 7 and a plain text 8 of a succeeding block in the unit of 1 bit to output an encrypted text 11.例文帳に追加

ＯＦＢモード暗号化装置５は、シフトレジスタ６の出力を固定長ビット単位で暗号化処理手段７により暗号化した出力と次ブロックの平文８を１ビット単位で排他的論理和回路２７により排他的論理和して暗号文１１を出力する。 - 特許庁

An EX-OR circuit 2 in an encoder 43A exclusively ORs audio data and a PN code to scramble the audio data and an inverter 5 inverts the audio data to scramble the audio data, an output signal from the exclusive OR circuit 2 is selected for a sound data period and an output signal of the inverter 5 is selected for a no sound data period.例文帳に追加

エンコード装置４３ＡではオーディオデータがＥＸ−ＯＲ回路２によりＰＮ符号との間で排他的論理和がとられてスクランブルされると共にインバータ５により反転されてスクランブルされ、有音区間では前記論理回路の出力信号が選択され、無音区間ではインバータの出力信号が選択される。 - 特許庁