fundamental logicとは 意味・読み方・使い方

The fundamental problem in arguing with a person who denies global warming is that they use erroneous logic.例文帳に追加

温暖化を否定する人と論争すれば、根本的な問題は、その人が非論理的に主張をすることです。 - Tatoeba例文

Fundamental components of an appropriate combiner are a control CPU, a digital logic and a serializer.例文帳に追加

好適なコンバイナの基本的コンポーネントは、制御ＣＰＵ、デジタル・ロジック、及びシリアライザである。 - 特許庁

To provide a reconfigurableintegrated circuit, which is capable of flexibly setting the rate of fundamental tile having logic function and the rate of fundamental tile having input and output function, in the reconfigurable integrated circuit of a structure, in which a circuit block having switch matrix, function block and routing wiring, is employed as a fundamental tile while the fundamental tiles are arranged on the substrate in the shape of array.例文帳に追加

スイッチマトリックス、機能ブロック、およびルーティング配線を有する回路ブロックを基本タイルとし、この基本タイルを基板上にアレイ状に配置した構造の再構成可能集積回路において、ロジック機能を有する基本タイルの割合と、入出力機能を有する基本タイルの割合を柔軟に設定することができる再構成可能集積回路を提供する。 - 特許庁

To realize a CMIS type semiconductor nonvolatile storage circuit by using only a fundamental structure circuit which is generally used in a logic LSI according to CMOS process.例文帳に追加

ＣＭＯＳプロセスによるロジックＬＳＩにおいて一般に用いられる基本的構成回路のみを用いてＣＭＩＳ型半導体不揮発記憶回路を実現する。 - 特許庁

A specialized processing block for a programmable logic device incorporates a fundamental processing unit that performs a sum of two operations of multiplication by adding partial products of both of the two operations of multiplication, without computing the individual multiplication.例文帳に追加

プログラマブルロジックデバイスのための特殊処理ブロックは、個々の乗算を計算せずに両方の乗算の部分積を加算して、２つの乗算の合計を実行する基本処理ユニットを組み入れる。 - 特許庁

To provide a clock synchronizing logic circuit for realizing synchronization with a clock signal generated in an oscillation circuit with a single frequency capable of solving or reducing the generation of any EMI noise having a peak with the fundamental frequencies of oscillation as a source.例文帳に追加

単一の周波数の発振回路で生成したクロック信号で同期をとったロジック回路は、発振の基本波周波数を源とするピークを有するＥＭＩノイズが発生するという課題を解決又は軽減するクロック同期型ロジック回路を提供する。 - 特許庁

This method is constituted so that failure spot candidates in a circuit assembly constituted of a cell for achieving a plurality of fundamental logics are specified from layout information (ST5, ST6), and that the failure spot candidates are narrowed by using logic information relative to the failure spot candidates specified from the layout information (ST7-ST9).例文帳に追加

複数の基本的論理を実現するセルにて構成された回路集合体内の故障箇所候補をレイアウト情報から特定し（ＳＴ５，ＳＴ６）、前記レイアウト情報から特定された故障箇所候補に対して論理情報を用いて故障箇所候補を絞り込む（ＳＴ７〜ＳＴ９）ように構成する。 - 特許庁