gate modelとは 意味・読み方・使い方

To increase accuracy in simulation used to design an integrated circuit including an insulated gate field effect transistor by appropriately forming a model of an inside fringe capacity and reflecting the model on the simulation of the integrated circuit in an insulated gate field effect transistor model.例文帳に追加

絶縁ゲート電界効果トランジスタモデルにおいて内側フリンジ容量を適切にモデル化し、当該モデルを集積回路のシミュレーションに反映し、絶縁ゲート電界効果トランジスタを含む集積回路の設計に使用されるシミュレーション精度を向上する。 - 特許庁

The information is recorded magnetically, and it's rewritable with a card reader or an automatic ticket gate (※specified model).発音を聞く 例文帳に追加

情報は磁性で記録されており、カードリーダーや自動改札機（※専用の機種）で書き換えることができる。 - Wikipedia日英京都関連文書対訳コーパス

To automatically verify a net list at transistor level and a hardware description model at gate level are functionally equivalent.例文帳に追加

トランジスタレベルのネットリストとゲートレベルのハードウェア記述モデルが機能的に等価であることを自動的に検証する。 - 特許庁

This system is constituted so as to determine the toll on the basis of entrance information showing an entrance toll gate and a passing day and time and vehicle model information showing the model of a vehicle 1.例文帳に追加

入口料金所と通過日時を示す入口情報と車両１の車種を示す車種情報から通行料金を決定するように構成した。 - 特許庁

Also, the number of transistors included in the diffusion layer resistance model is smaller than the number of resistances arranged in the direction of gate width.例文帳に追加

また、拡散層抵抗モデルに含まれるトランジスタ数は、ゲート幅方向に配置された抵抗の数より少ない。 - 特許庁

The controller 3 computes the mean value of model-phase periods in a model-phase period computing section 25, and generates the gate signal for controlling on-off of the thyristor for a power element 4.例文帳に追加

そして、制御部３は、モデル位相周期算出部２５において、モデル位相周期の平均値を算出し、パワー素子４のサイリスタをオン／オフ制御するためのゲート信号を生成する。 - 特許庁

To provide an equivalent circuit model of a meander type gate field effect transistor and a circuit simulator using an equivalent circuit which performs accurate circuit simulation for a field effect transistor having a meander type gate.例文帳に追加

ミアンダ型ゲートを有する電界効果トランジスタに対して正確な回路シミュレーションを行うことができる等価回路モデル及び同等価回路を用いた回路シミュレータを提供する。 - 特許庁

When measuring the film thickness on the gate of the transistor, an optical model is prepared to constitute a measuring object by the composition of respective different film structures of a gate area, an active area and an element separation area, and the surface film thickness on the gate is calculated by fitting.例文帳に追加

トランジスタのゲート上膜厚を計測する際、計測対象をゲート領域、活性領域、素子分離領域とそれぞれ異なる膜構造の合成で構成される光学モデルを作成し、フィッティングによりゲート上表面膜厚を算出する。 - 特許庁