high-level synthesis methodとは 意味・読み方・使い方

METHOD RELATED TO SYNTHESIS OF INGENANE SKELETON HAVING HIGH LEVEL OF STRAIN STRUCTURE例文帳に追加

高度の歪み構造を有するインゲナン骨格の合成に係わる方法 - 特許庁

METHOD AND APPARATUS FOR AUTOMATICALLY CREATING SHIFT REGISTER FILE FOR HIGH-LEVEL SYNTHESIS COMPILER例文帳に追加

ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 - 特許庁

To provide a method for producing a ynolate anion, which is safe, inexpensive, has a high yield and is suitable for mass synthesis and synthesis on an industrial level.例文帳に追加

本発明は、安全で、安価で且つ収率の高い、大量合成や工業レベルでの合成に適したイノラートアニオンの製造法を提供することを目的とする。 - 特許庁

The existence of a multi-path is discriminated through the presence of many high level points and the synthesis method in the synthesis circuit 22 is changed depending on the result of discrimination.例文帳に追加

そして、相関出力において、高レベルの点が多数あることでマルチパスの存在を判定し、この判定結果に応じて合成回路２２における合成手法を変更する。 - 特許庁

To provide a high-level synthesis method for generating high performance RTL description when there is successive processes in a DFG configured of an operation node which does not satisfy a coupling rule or distribution rule of two inputs.例文帳に追加

２入力の結合則又は分配則を満たさない演算ノードからなる、ＤＦＧ内の逐次処理がある場合に、高性能なＲＴＬ記述を生成する高位合成方法を提供する。 - 特許庁

To provide a method for high-level synthesis that can select a memory of an optimum bit width depending upon an operation described in an operation level circuit and optimize the number of cycles of memory accesses, and to provide a device therefor.例文帳に追加

動作レベル回路に記述されている動作に依存した最適なビット幅のメモリを選択でき、且つ、メモリアクセスのサイクル数を最適なものとし得る高位合成方法及び高位合成装置を提供することにある。 - 特許庁

To provide an extraction separation method facilitating synthesis/handling of an extractant and a higher separation factor, in comparison with the conventional extractants for extraction and separation of actinoids and rare earth elements from high-level radioactive waste liquid by means of the extractant.例文帳に追加

抽出剤を用いて高レベル放射性廃液中のアクチノイドと希土類元素を抽出分離する方法であり、従来の抽出剤と比較して、その抽出剤の合成・取り扱いが容易で、従来の抽出剤よりも分離係数が大きい抽出分離方法を提供する。 - 特許庁

To provide a high-level synthesis method for semiconductor integrated circuit for generating a circuit description in which design information is made secret (consealment of design information and making difficult to read of circuit description) in order to reduce the risk of illicit use and illicit decoding of design information in the event of leak of circuit description.例文帳に追加

回路記述流出時の不正利用と設計情報不正解読のリスクを低減するために、設計情報を秘匿化（設計情報隠蔽と回路記述難読化）した回路記述を生成する半導体集積回路の高位合成方法を提供する。 - 特許庁