line control blockとは 意味・読み方・使い方

THREE-LEVEL NONVOLATILE SEMICONDUCTOR MEMORY DEVICE WITH VOLTAGE CONTROL BLOCK SHARED BY LOWER BIT LINE AND UPPER BIT LINE例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置 - 特許庁

The line 10 feeds back a main line video signal to the exposure control block 20.例文帳に追加

アナログ・ディジタル映像信号処理本線部１０は、本線映像信号を露出制御ブロック２０にフィードバックする。 - 特許庁

When occurrence of a line fault is recognized, the centralized supervisory and control apparatus 6 sends a control signal to the changeover switch of the corresponding transmission line block.例文帳に追加

該集中監視制御装置６は回線障害の発生を認識すると、該当する伝送路区間の切替スイッチに制御信号を送る。 - 特許庁

Data required for a line memory control block 302 and an arithmetic interpolation block 303 are selected from the addresses of the respective memory areas and provided by the memory control block 305 on the basis of the specified magnification.例文帳に追加

ラインメモリ制御ブロック３０２と補間演算ブロック３０３に必要なデータは、指定された倍率に基づいてメモリ制御ブロック３０５により、それぞれのメモリ領域のアドレスから選択して提供される。 - 特許庁

Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.例文帳に追加

これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁

In this case, the movement of the straight line axis control point for the block is stopped or converted into the straight line movement, the straight line axis control point is prevented from looping and the excessive cutting is prevented from occurring.例文帳に追加

この場合、当該ブロックの直線軸制御点の移動を停止させるか、直線移動に変えて、直線軸制御点がループすることを防止し、過大な切り込みが発生することを防止する。 - 特許庁

In one block, a control gate line CGL is disposed and memory cells are connected to this line CGL to form a page.例文帳に追加

１ブロックには、１本のコントロールゲート線ＣＧＬが配置され、１本のコントロールゲート線ＣＧＬに接続されるメモリセルにより１ページが構成される。 - 特許庁

The semiconductor integrated circuit is configured which comprises a power line, a first circuit block, a second circuit block and a power supply control unit for controlling connections between the first and the second circuit blocks and the power line.例文帳に追加

電源線と、第１回路ブロックと第２回路ブロックと、それらの回路ブロックと電源線との接続を制御する電源供給制御部とを具備する半導体集積回路を構成する。 - 特許庁