logic of relationとは 意味・読み方・使い方

One embodiment of the present invention provides a method for linking logic branches of data in the database based on this relation.例文帳に追加

１つの実施形態は、この関係に基づいてデータベース内のデータの論理分岐をリンクする方法を提供する。 - 特許庁

A test point insertion method includes: extracting a plurality of logic cones from a net list; generating an order for the plurality of logic cones based on a connection relation of logic cells in each of the plurality of logic cones; and setting a test point in each of the plurality of logic cones in turn in accordance with the order.例文帳に追加

テストポイント挿入方法は、ネットリストから複数のロジックコーンを抽出する工程と、複数のロジックコーンの各々に示される論理セルの接続関係に基づいて、複数のロジックコーンに対して一の順序を生成する工程と、その順序に従って順に複数のロジックコーンの各々にテストポイントを設定する工程とを備える。 - 特許庁

When the high-order logic 22 of a system LSI having a hierarchical logic structure is simulated, 1st and 2nd logics 25 and 26 in which input/ output terminals showing the connection relation between the high-order logic 22 and a low-order logic logically put together therewith are logically described are generated.例文帳に追加

階層論理構造を有するシステムＬＳＩの上位論理２２のシミュレーション実行時には、該上位論理２２とそれに論理合成される下位論理との接続関係を示す入出力端子を論理記述した第１及び第２の検証用論理２５，２６が作成される。 - 特許庁

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed.例文帳に追加

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。 - 特許庁

To expand the width of an operation window which is in the range to secure a normal logic circuit operation in relation to the change in negative voltage.例文帳に追加

負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とする。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of preventing degradation of a withstand voltage of a gate insulation film of a peripheral transistor, in relation to a logic semiconductor device with a nonvolatile memory mixedly mounted thereon.例文帳に追加

不揮発性メモリを混載したロジック半導体装置に関し、周辺トランジスタのゲート絶縁膜の絶縁耐圧低下を防止しうる半導体装置の製造方法を提供する。 - 特許庁

In addition, the device generates a cross reference information file specifying a corresponding relation between the plurality of elements and wiring in a first and a second function unit and the wiring in accordance with the connection relation to the logic circuit.例文帳に追加

さらに装置は、論理回路の接続関係に応じて、第１および第２の機能ユニットにおける複数の素子およびその配線の対応関係を規定したクロスリファレンス情報ファイルを生成する。 - 特許庁

To provide an inspection method of an integrated circuit capable of surely testing a logic circuit in a short test time with a simple structure by applying it particularly to an integrated circuit of a large-scale logic circuit, in relation to a scan path circuit, an integrated circuit and an inspection method of an integrated circuit.例文帳に追加

本発明は、スキャンパス回路、集積回路及び集積回路の検査方法に関し、特に大規模論理回路の集積回路に適用して、簡易な構成により短いテスト時間で論理回路を確実にテストすることができるようにする。 - 特許庁