logical gatesとは 意味・読み方・使い方

To provide a software wireless communication apparatus in which use efficiency of the number of logical gates can be enhanced, and to provide a hardware design language program.例文帳に追加

論理ゲート数の使用効率を高めることができるソフトウェア無線通信装置及びハードウェア設計言語プログラムを提供する。 - 特許庁

No matter which of the first gates of two vertically stacked 4-terminal double insulation gate field effect transistors a logical signal is impressed to, a differential waveform corresponding to it is generated in both second gates.例文帳に追加

論理信号が縦積みされた二個の四端子二重絶縁ゲート電界効果トランジスタのどちらの第一ゲートに印加された場合でも、それに対応した微分波形がどちらの第二ゲートにも生じるようにする。 - 特許庁

The gates of the 2nd MOS transistors Qn11 to Qn18 are controlled with a binary logical voltage which can optionally be selected and the logical voltage is determined by data recorded in a unrewritable nonvolatile memory 9.例文帳に追加

この第２のＭＯＳトランジスタＱｎ１１〜Ｑｎ１８のゲートは任意に選択可能な２値の論理電圧によって制御され、この論理電圧が書き換え可能な不揮発性メモリ９に記録されたデータで決定される。 - 特許庁

A decision diagram is built for logic gates in a cutest to be obtained from target logic gates, the logic gates in a potential learning area in the topology are marked, justification vectors are acquired from the decision diagram for a predetermined Boolean value of the target logic gate, such logical interdependencies are determined and a representation of the logical interdependencies is stored in a storage device in the computer-aided design system.例文帳に追加

本発明は、目標論理ゲートから得られるカットセット内の論理ゲートに対し決定図を構築し、論理ネットワーク中の潜在的学習領域内の論理ゲートをマークし、正当化ベクトルを目標論理ゲートの所定のブール代数値の決定図から獲得し、論理的相互従属関係を判定し、その表現をコンピュータ支援設計装置の記憶装置に格納する。 - 特許庁

Further, since outputs of the AND-NOR complex gates 111 and 121 are fixed irrelevantly to the logical level of the enable signal E, the subthreshold current is also suppressed.例文帳に追加

また、イネーブル信号Ｅの論理レベルにかかわらず、ＡＮＤ−ＮＯＲ複合ゲート１１１，１２１の出力が固定されることから、サブスレッショールド電流も抑制される。 - 特許庁

The encoder or the decoder is constituted by using the first body polynomial which is selected to reduce the number of the logical gates in the encoder or the decoder.例文帳に追加

エンコーダまたはデコーダのいずれかは、当該エンコーダまたはデコーダ内の論理ゲート数を削減するために選択された第１体多項式を用いて構成することができる。 - 特許庁

The output end of the first logical circuit 203 is connected to the input ends of the clock inverters 204 and 205, and the output ends of the clock inverters 204 and 205 are connected to the input end of the first logical circuit 203 via the transfer gates 201 and 202.例文帳に追加

第１の論理回路２０３の出力端は、クロックドインバータ２０４、２０５の入力端に接続され、クロックドインバータ２０４、２０５の出力端は、トランスファゲート２０１、２０２を介して、第１の論理回路２０３の入力端に接続される。 - 特許庁

Output terminals of the PEs 12A-F and the wiring 13 are connected through the data input units 14A-F composed of multiplexers (or data input units composed of logical gates).例文帳に追加

ＰＥ１２Ａ〜Ｆの出力端子と配線１３とは、マルチプレクサから構成されるデータ入力部１４Ａ〜Ｆ（又は、論理ゲートから構成されるデータ入力部）を介して接続される。 - 特許庁