low order memoryとは 意味・読み方・使い方

It is preferable that the memory array corresponding to the high-order DQ terminal and the memory array corresponding to the low-order DQ terminal are arranged collectively.例文帳に追加

好ましくは、上位ＤＱ端子に対応するメモリアレイと下位ＤＱ端子に対応するメモリアレイとをそれぞれ集合配置する。 - 特許庁

The HDC card 21 is equipped with a disk cache (high-order cache memory) and the HDD drive 22 is equipped with a disk cache 54 (low- order cache memory).例文帳に追加

ＨＤＣカード２１は、ディスクキャッシュ（上位のキャッシュメモリ）を備え、ＨＤＤ装置２２は、ディスクキャッシュ５４（下位のキャッシュメモリ）を備える。 - 特許庁

The memory controller compares the high-priority memory access request and the low-priority memory access request, determines execution order of memory commands, and performs control to select and execute the high-priority memory access request and the low-priority memory access request according to the execution order of the memory commands.例文帳に追加

そして、優先度の高いメモリアクセス要求と、優先度の低いメモリアクセス要求とを比較し、メモリコマンドの実行順序を決定し、メモリコマンドの実行順序に従って、優先度の高いメモリアクセス要求と優先度の低いメモリアクセス要求とを選択して実行するよう制御する。 - 特許庁

A high-order bus control means 21 writes data in a bridge memory 31 without conducting direct access to the low-order bus 12.例文帳に追加

上位バス制御手段２１は、下位バス１２へ直接アクセスすることなく、ブリッジメモリ３１にデータを書き込む。 - 特許庁

The access frequency of data being the target of displacement invalidated by the high order level memory 2 is set in the access frequency log 3c of a low order level memory 3.例文帳に追加

上位レベルメモリ２で無効化された置き換え対象データのアクセス回数は、下位レベルメモリ３のアクセス回数ログ３ｃに設定される。 - 特許庁

The register 3 and the memory 8 are divided into high order bits and low order bits, they respectively store high order bit data and low order bit data, the same data are copied to the both and they are compared and subtracted by a comparison arithmetic circuit 6.例文帳に追加

レジスタ３とメモリ８とは、上位ビット及び下位ビットに分け、夫々上位ビットデータと下位ビットデータを格納し、同じデータを双方にコピーして比較演算回路６で比較減算する。 - 特許庁

A compact memory address generation part 16 changes the dividing method for the data storage memory 12 based on a low-order address signal 106 and a higher-order address signal 108.例文帳に追加

コンパクトメモリアドレス生成部１６は、下位アドレス信号１０６および上位アドレス信号１０８に基づいてデータ格納メモリ１２の分割方法を変更する。 - 特許庁

The low-order bus master circuit 23 independently transfers data sequentially to the low-order bus 18, when the data for writing are stored in the FIFO memory 24.例文帳に追加

書き込みのための情報がＦＩＦＯメモリ２４に格納されると、低位バスマスタ回路２３が低位バス１８に順次データを独自に転送する。 - 特許庁