| 意味 | 例文 (84件) |
low order memoryとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
意味・対訳 低番地記憶領域、下位アドレス・メモリー
「low order memory」の部分一致の例文検索結果
該当件数 : 84件
Meanwhile, the low order 4-bit data of the added data is stored in the black memory 270 with the low order 4-bit data defined as high order 4-bit data in the black memory 270 and with 0 (zero) as low order four bits in the black memory 270.例文帳に追加
一方、その加算したデータの下位４ビットのデータを黒メモリ２７０における上位４ビットのデータとし、０（ゼロ）を黒メモリ２７０における下位４ビットとして、黒メモリ２７０に記憶させている。 - 特許庁
Moreover, reading of the digital video signals of low-order bits from the memory is eliminated.例文帳に追加
また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁
LOW-ORDER WORD LINE DRIVING CIRCUIT AND SEMICONDUCTOR MEMORY USING THE SAME例文帳に追加
下位ワードライン駆動回路及びこれを利用した半導体メモリ装置 - 特許庁
Further, a read of a digital video signal of low-order bits from the memory is eliminated.例文帳に追加
また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁
The memory control circuit includes; a separation circuit for separating the pixel data into the high-order bit portion and a low-order bit portion; and a low-order bit processing circuit for storing the low-order bit portion in the frame memory.例文帳に追加
メモリ制御回路は、画素データを、上位ビット部分と下位ビット部分とに分離する分離回路と、下位ビット部分をフレームメモリに記憶する下位ビット処理回路とを含む。 - 特許庁
It is preferable that the memory array corresponding to the high-order DQ terminal and the memory array corresponding to the low-order DQ terminal are arranged collectively.例文帳に追加
好ましくは、上位ＤＱ端子に対応するメモリアレイと下位ＤＱ端子に対応するメモリアレイとをそれぞれ集合配置する。 - 特許庁
The memory controller compares the high-priority memory access request and the low-priority memory access request, determines execution order of memory commands, and performs control to select and execute the high-priority memory access request and the low-priority memory access request according to the execution order of the memory commands.例文帳に追加
そして、優先度の高いメモリアクセス要求と、優先度の低いメモリアクセス要求とを比較し、メモリコマンドの実行順序を決定し、メモリコマンドの実行順序に従って、優先度の高いメモリアクセス要求と優先度の低いメモリアクセス要求とを選択して実行するよう制御する。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「low order memory」の部分一致の例文検索結果
該当件数 : 84件
The low-order bus master circuit 23 independently transfers data sequentially to the low-order bus 18, when the data for writing are stored in the FIFO memory 24.例文帳に追加
書き込みのための情報がＦＩＦＯメモリ２４に格納されると、低位バスマスタ回路２３が低位バス１８に順次データを独自に転送する。 - 特許庁
While using the control command information, which is stored in that memory, corresponding to the low-order device 100, the high-order device 500 transmits print data to the low-order device 100 or controls the operation of the low-order device.例文帳に追加
上位装置５００は、そのメモリに記憶された下位装置１００に対応する制御コマンド情報を使用して下位装置１００に印刷データを送信したり、下位装置の動作を制御する。 - 特許庁
Also, read-out of a digital video signal of a low-order bit from a memory is omitted.例文帳に追加
また、メモリからの下位ビットのデジタルビデオ信号の読み出しを無くす。 - 特許庁
The register 3 and the memory 8 are divided into high order bits and low order bits, they respectively store high order bit data and low order bit data, the same data are copied to the both and they are compared and subtracted by a comparison arithmetic circuit 6.例文帳に追加
レジスタ３とメモリ８とは、上位ビット及び下位ビットに分け、夫々上位ビットデータと下位ビットデータを格納し、同じデータを双方にコピーして比較演算回路６で比較減算する。 - 特許庁
To efficiently hold data in respective cache memories by holding data which are common to a high-order and a low-order cache memory or decreasing the number of pieces of data held in the high-order and low-order cache memories in common.例文帳に追加
上位および下位のキャッシュメモリに共通のデータを保持しない、あるいは、上位および下位のキャッシュメモリに共通に保持されるデータを少なくすることで、それぞれのキャッシュメモリに効率良くデータを保持する。 - 特許庁
A high-order bus control means 21 writes data in a bridge memory 31 without conducting direct access to the low-order bus 12.例文帳に追加
上位バス制御手段２１は、下位バス１２へ直接アクセスすることなく、ブリッジメモリ３１にデータを書き込む。 - 特許庁
One of two memory arrays located at a position point-symmetrical to the center region CEN is defined as a memory array corresponding to a low-order DQ terminal, and the other one is defined as a memory array corresponding to a high-order DQ terminal.例文帳に追加
中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁
One side of two memory arrays positioned at a point symmetry position for the central region CEN is assumed to a memory array corresponding to a low-order DQ terminal, and the other side is assumed to a memory array corresponding to a high-order DQ terminal.例文帳に追加
中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁
|
| 意味 | 例文 (84件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
閲覧履歴
 | 「low order memory」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
