main instruction bufferとは 意味・読み方・使い方

When the buffer (9) is full, the read instruction saving means (13) generates a write instruction for writing the read instruction into a main memory (8), and sends to the main memory (8) the write instruction for writing the read instruction from a read instruction write/read generating means (16) after a write pointer (14) generates a write address of the main memory (8).例文帳に追加

バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 - 特許庁

To improve hit rates in an instruction cache and a TLB (translation lookaside buffer) when a native code running in a main route in a virtual instruction code execution environment.例文帳に追加

仮想命令コード実行環境において、ネイティブコードのメインルート走行時のインストラクションキャッシュおよびＴＬＢのヒット率の向上を図る。 - 特許庁

A memory access processing part 3 starts the reading of vector data from a main storage device 7 to a load buffer 64 in decoding a vector loading instruction read from the main storage device 7.例文帳に追加

メモリアクセス処理部３は、主記憶装置７から読み出されたベクトルロード命令の解読時に主記憶装置７からロードバッファ６４へのベクトルデータの読み出しを起動する。 - 特許庁

The instruction controller 10 decides whether or not there is free space in an instruction buffer storing instruction fetch data received from an L1 cache memory storing frequently used data that are stored in a main memory.例文帳に追加

開示する命令制御装置は、メインメモリに記憶されるデータのうち利用頻度の高いデータを記憶するＬ１キャッシュメモリから受信した命令フェッチデータを保存する命令バッファに空きがあるか否かを判定する。 - 特許庁

For example, when this device is provided with four instruction pipe lines, a reorder buffer 6 manages information related with four instructions substantially simultaneously extracted from a main storage device by an instruction fetch part 1.例文帳に追加

例えば、４本の命令パイプラインを有する構成とした場合、リオーダバッファ６は、命令フェッチ部１が主記憶装置から実質的に同時に取り出した４つの命令に関する情報を管理している。 - 特許庁

The store buffer circuit 12 determines, when a store instruction is output from a central processing unit 60, whether a store instruction for the same address on a main storage device 70 as the preceding store instruction is stored; and when determining it is stored, outputs the stored store instruction to a merge circuit 11.例文帳に追加

そして、ストアバッファ回路１２は、中央処理装置６０からストア命令が出力されると、当該ストア命令と主記憶装置７０上で同一のアドレスに対するストア命令を記憶しているか否かを判定し、記憶していると判定した場合は、この記憶しているストア命令をマージ回路１１に出力する。 - 特許庁

A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.例文帳に追加

ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁