maskableとは 意味・読み方・使い方

A CPU 1 has an NMI terminal 1-1 into which non-maskable NMI signals are input, and an INT terminal 1-2 into which maskable INT signals are input.例文帳に追加

ＣＰＵ１は、マスク不可のＮＭＩ信号が入力されるＮＭＩ端子１−１と、マスク可のＩＮＴ信号が入力されるＩＮＴ端子１−２とを有する。 - 特許庁

Upon power shut-off by power failure etc., it is immediately recognized by non-maskable interruption (Fig. 3) and a power failure flag is put ON by the non-maskable interruption to notice generation of power failure.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

When a power supply is interrupted by power failure, the power interruption is instantly recognized by Non-Maskable interrupt (Fig.3) where prohibition setting of power interruption cannot be performed and a power failure plug for reporting an occurrence of power failure by the Non-Maskable interrupt is turned on.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

An NMI (nonmaskable interruption) terminal and an INT (maskable interruption) terminal which are not used in the put-out control CPU 371 are pulled-up.例文帳に追加

また、払出制御用ＣＰＵ３７１の未使用であるＮＭＩ（マスク不能割込）端子およびＩＮＴ（マスク可能割込）端子はプルアップされている。 - 特許庁

A maskable exception, which is immediately trapped or is later detected and controls a conditional processing, can be generated.例文帳に追加

即時にトラップされるか、又は後で検出されて条件付き処理を制御する、マスク可能な例外を生成することができる。 - 特許庁

If a power supply interruption signal occurs, CPU shifts to a non maskable interrupt treatment to preserve the control state in a back-up RAM.例文帳に追加

電源断信号が発生すると、ＣＰＵは、バックアップＲＡＭに制御状態を保存するためのマスク不能割込処理に移行する。 - 特許庁

If power supply interruption occurs, CPU brings a driving signal outputted to a due-out motor into an state in a non maskable interrupt treatment.例文帳に追加

電源断割込が発生すると、ＣＰＵは、マスク不能割込処理において、払出モータに出力される駆動信号をオフ状態にする。 - 特許庁

A voltage lowering signal output from a power supply voltage monitoring IC 2 is input in an NMI (Non-Maskable Interrupt) terminal and an input terminal of the control device 1.例文帳に追加

電源電圧監視回路ＩＣ２から出力された電圧低下信号を制御装置１のＮＭＩ端子及び入力端子に入力する。 - 特許庁