「maskable」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD AND DEVICE FOR DETECTING BIT ERROR IN MASKABLE CONTENT ADDRESSABLE MEMORY例文帳に追加

マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 - 特許庁

A CPU 1 has an NMI terminal 1-1 into which non-maskable NMI signals are input, and an INT terminal 1-2 into which maskable INT signals are input.例文帳に追加

ＣＰＵ１は、マスク不可のＮＭＩ信号が入力されるＮＭＩ端子１−１と、マスク可のＩＮＴ信号が入力されるＩＮＴ端子１−２とを有する。 - 特許庁

To provide a method for detecting a bit error in a maskable content addressable memory.例文帳に追加

マスク可能な内容照合メモリにおけるビットエラーを検出する方法を提供する。 - 特許庁

Upon power shut-off by power failure etc., it is immediately recognized by non-maskable interruption (Fig. 3) and a power failure flag is put ON by the non-maskable interruption to notice generation of power failure.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

When power is interrupted due to the occurrence of a power failure or the like, the power interruption is immediately recognized by non-maskable interruption (Fig. 3) in which inhibition of interruption can not be set, and a power failure flag for reporting the occurrence of the power failure is turned on by the non-maskable interruption.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

When a power supply is interrupted by power failure, the power interruption is instantly recognized by Non-Maskable interrupt (Fig.3) where prohibition setting of power interruption cannot be performed and a power failure plug for reporting an occurrence of power failure by the Non-Maskable interrupt is turned on.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

When a power shutdown is caused by the occurrence of a power failure and the like, the power shutdown is immediately recognized by a non-maskable interrupt (Fig.3) that disables interrupt inhibition setting, and a power failure flag providing notification of the occurrence of the power failure by the non-maskable interrupt is put into an on-state.例文帳に追加

停電の発生等による電源断時には、その電源断を割込の禁止設定をすることができないノンマスカブル割込（図３）で即座に認識し、そのノンマスカブル割込で停電の発生を報せる停電フラグをオンする。 - 特許庁

A maskable exception, which is immediately trapped or is later detected and controls a conditional processing, can be generated.例文帳に追加

即時にトラップされるか、又は後で検出されて条件付き処理を制御する、マスク可能な例外を生成することができる。 - 特許庁

If power supply interruption occurs, CPU brings a driving signal outputted to a due-out motor into an state in a non maskable interrupt treatment.例文帳に追加

電源断割込が発生すると、ＣＰＵは、マスク不能割込処理において、払出モータに出力される駆動信号をオフ状態にする。 - 特許庁

If a power supply interruption signal occurs, CPU shifts to a non maskable interrupt treatment to preserve the control state in a back-up RAM.例文帳に追加

電源断信号が発生すると、ＣＰＵは、バックアップＲＡＭに制御状態を保存するためのマスク不能割込処理に移行する。 - 特許庁

An NMI (nonmaskable interruption) terminal and an INT (maskable interruption) terminal which are not used in the put-out control CPU 371 are pulled-up.例文帳に追加

また、払出制御用ＣＰＵ３７１の未使用であるＮＭＩ（マスク不能割込）端子およびＩＮＴ（マスク可能割込）端子はプルアップされている。 - 特許庁

When the interrupt occurs, a maskable interrupt is prevented from further occurring on the payoff control CPU unless an interrupt is permitted by software.例文帳に追加

払出制御用ＣＰＵは、割込が発生すると、ソフトウェアで割込許可にしない限り、マスク可能割込がさらに生ずることはないような構造のＣＰＵである。 - 特許庁

A voltage lowering signal output from a power supply voltage monitoring IC 2 is input in an NMI (Non-Maskable Interrupt) terminal and an input terminal of the control device 1.例文帳に追加

電源電圧監視回路ＩＣ２から出力された電圧低下信号を制御装置１のＮＭＩ端子及び入力端子に入力する。 - 特許庁

To provide a microcontroller capable of executing a non-maskable interruption (NMI) without accessing a nonvolatile memory in an indefinite state in the case that there is the occurrence of the non-maskable interruption showing an operation abnormality in a CPU and a system during writing/erasure execution to/from a rewritable nonvolatile memory such as a flash EEPROM.例文帳に追加

フラッシュＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリに対する書き込み・消去実行中にＣＰＵ、システムの動作異常を示すノンマスカブル割り込み（ＮＭＩ）が発生した場合に、不定状態の不揮発性メモリにアクセスすることなくノンマスカブル割り込みを実行できるマイクロコントローラを提供する。 - 特許庁

Thus, while numerical updating processing is carried out, a maskable interruption such as a timer interruption is not applied to carry out the numerical updating processing without being suspended by the interruption processing.例文帳に追加

従って、数値更新処理が実行されているときに、タイマ割込等のマスク可能割込がかかることはなく、割込処理によって中断されることなく数値更新処理が実行される。 - 特許庁

Thus, the maskable interruption of timer interruption, or the like, can not be performed during a time when a numerical value updating processing is executed, and the numerical value updating processing is executed without being interrupted by an interruption processing.例文帳に追加

従って、数値更新処理が実行されているときに、タイマ割込等のマスク可能割込がかかることはなく、割込処理によって中断されることなく数値更新処理が実行される。 - 特許庁

Thus, while the numerical value updating processing is executed, no maskable interruption such as timer interruption is applied to enable the execution of the numerical value updating processing without being suspended by the interruption processing.例文帳に追加

従って、数値更新処理が実行されているときに、タイマ割込等のマスク可能割込がかかることはなく、割込処理によって中断されることなく数値更新処理が実行される。 - 特許庁

Even if a plurality of NMI signals occur due to the instability, etc., of a source voltage at a normal service interruption of power supply by the control circuit, only one non-maskable interrupt is applied in the CPU56.例文帳に追加

また、規制回路によって、通常の電力供給停止時に、電源電圧の不安定等に起因して複数回ＮＭＩ信号が発生したとしても、ＣＰＵ５６には、マスク不能割込が１回しかからない。 - 特許庁

That is to say, a port of an A/D built-in microcomputer 49 of the respiratory condition monitor 3 is controlled by a command signal from the personal computer 85, NMI (Non-Maskable Interrupt) is set to Low (the boot mode) (S230), and a watch dog timer is stopped.例文帳に追加

つまり、パソコン８５からの指令信号により、呼吸状態監視装置３のＡ／Ｄ内蔵マイコン４９のポートを制御し、ＮＭＩをＬｏｗ（ブートモード）にして（Ｓ２３０）、ウォッチドッグタイマを停止させる。 - 特許庁

When the power supply voltage gradually falls off, NMI (Non-Maskable Interrupt) occurs in a prize ball control CPU 371 of a prize ball control board 37 at the same timing as when NMI occurs in the CPU 56 of the main board 31.例文帳に追加

従って、電源電圧が低下していくときに、賞球制御基板３７の賞球制御用ＣＰＵ３７１に対して、主基板３１のＣＰＵ５６にＮＭＩ割込がかかった時点と同じタイミングでＮＭＩ割込がかかる。 - 特許庁

A main CPU stores, on backup, the data Q indicating the unexecuted portion by a sub-CPU within a series of games according to a command Q4 transferred immediately before the power supply cutoff, and it sends an operation start signal Xs and the backup data Q stored at an NMI(non- maskable interrupt) process when the power supply is recovered.例文帳に追加

主ＣＰＵは、電源遮断の直前に転送したコマンドＱ４に従う一連の遊技のうち副ＣＰＵが実行でなかった未実行部分を示すデータＱをバックアップ記憶し、電源復帰の際に、作動開始信号ＸｓとＮＭＩ処理時に記憶したバックアップデータＱとを送出する。 - 特許庁