watch dog timerとは 意味・読み方・使い方

To provide a microprocessor for validating the function of a watch dog timer under execution of a program, and for invalidating the function of the watch dog timer during the execution of the program stops upon debugging.例文帳に追加

デバッグ時において、プログラムの実行中にはウオッチドグタイマの機能を有効にし、プログラムの実行が停止している間は、ウオッチドグタイマの機能を無効にすることができるマイクロプロセッサを提供する。 - 特許庁

To perform inspection of a failure report line from a watch dog timer to a CPU in addition to inspection of the watch dog timer without stopping the CPU.例文帳に追加

ＣＰＵを停止せずにウォッチドッグタイマの検査を行うとともに、ウォッチドッグタイマからＣＰＵに対する異常通知ラインの検査を行うこと。 - 特許庁

A watch dog timer IC 8 monitors the operating condition of the microcomputer 7 based on a watch dog pulse which is output from the microcomputer 7 during its normal operation of the microcomputer 7 at a fixed period.例文帳に追加

ウォッチドッグタイマＩＣ８は、マイコン７の正常動作中にマイコン７から一定周期で出力されるウォッチドッグパルスに基づき、マイコン７の動作状態を監視する。 - 特許庁

Normally, the tri-state output buffer 5 does not allow the clock signals to pass therethrough, and only watch dog monitoring pulses outputted from the CPU 1 are inputted into the watch dog timer IC 2.例文帳に追加

通常、トライステート出力バッファ５はクロック信号を通過させず、ＣＰＵ１から出力されるウォッチドッグ監視パルスのみがウォッチドッグタイマＩＣ２に入力される。 - 特許庁

These controllers offer increased random access memory (RAM) from 256 Bytes to 512 Bytes and a hardware watch dog timer.発音を聞く 例文帳に追加

これらのコントローラは, 256バイトから512バイトに増やしたRAMと, ハードウェア・ウォッチドッグタイマとを提供します. - コンピューター用語辞典

One CPU 126 is provided as a standby channel in the channel Ch-B to monitor it in a WDT(watch dog timer) circuit 128.例文帳に追加

Ｃｈ−Ｂは待機チャネルとして１個のＣＰＵ１２６を設けて、ＷＤＴ（ウォッチドッグタイマ）回路１２８で監視する。 - 特許庁

A clock generating part 4 for generating clock signals is connected to the watch dog timer IC 2 through a tri-state output buffer 5.例文帳に追加

ウォッチドッグタイマＩＣ２にはクロック信号を発生するクロック発生部４がトライステート出力バッファ５を介して接続されている。 - 特許庁

Further, the CPU 31 has a watch dog timer(WDT) task 69 which is started by the communication task 63.例文帳に追加

更に、ＣＰＵ３１は、通信タスク６３によって起動されるウォッチドッグタイマ（ＷＤＴ）タスク６９を有する。 - 特許庁