「watch dog timer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The circuit 3 is also provided with a watch dog timer 3b to accelerate a clear operation.例文帳に追加

また、ブリッジ回路３は、クリア動作の高速化のためにウォッチ・ドッグ・タイマ３ｂを備える。 - 特許庁

A watch dog timer management means 102 periodically resets a watch dog timer 111 when the magnetic disk unit 130 normally operates.例文帳に追加

ウォッチドッグタイマー管理手段１０２は、磁気ディスク装置１３０が正常に動作している場合には、周期的にウォッチドッグタイマー１１１をリセットする。 - 特許庁

To provide a microprocessor for validating the function of a watch dog timer under execution of a program, and for invalidating the function of the watch dog timer during the execution of the program stops upon debugging.例文帳に追加

デバッグ時において、プログラムの実行中にはウオッチドグタイマの機能を有効にし、プログラムの実行が停止している間は、ウオッチドグタイマの機能を無効にすることができるマイクロプロセッサを提供する。 - 特許庁

To perform inspection of a failure report line from a watch dog timer to a CPU in addition to inspection of the watch dog timer without stopping the CPU.例文帳に追加

ＣＰＵを停止せずにウォッチドッグタイマの検査を行うとともに、ウォッチドッグタイマからＣＰＵに対する異常通知ラインの検査を行うこと。 - 特許庁

A watch dog timer IC 8 monitors the operating condition of the microcomputer 7 based on a watch dog pulse which is output from the microcomputer 7 during its normal operation of the microcomputer 7 at a fixed period.例文帳に追加

ウォッチドッグタイマＩＣ８は、マイコン７の正常動作中にマイコン７から一定周期で出力されるウォッチドッグパルスに基づき、マイコン７の動作状態を監視する。 - 特許庁

Normally, the tri-state output buffer 5 does not allow the clock signals to pass therethrough, and only watch dog monitoring pulses outputted from the CPU 1 are inputted into the watch dog timer IC 2.例文帳に追加

通常、トライステート出力バッファ５はクロック信号を通過させず、ＣＰＵ１から出力されるウォッチドッグ監視パルスのみがウォッチドッグタイマＩＣ２に入力される。 - 特許庁

These controllers offer increased random access memory (RAM) from 256 Bytes to 512 Bytes and a hardware watch dog timer. 例文帳に追加

これらのコントローラは, 256バイトから512バイトに増やしたRAMと, ハードウェア・ウォッチドッグタイマとを提供します. - コンピューター用語辞典

One CPU 126 is provided as a standby channel in the channel Ch-B to monitor it in a WDT(watch dog timer) circuit 128.例文帳に追加

Ｃｈ−Ｂは待機チャネルとして１個のＣＰＵ１２６を設けて、ＷＤＴ（ウォッチドッグタイマ）回路１２８で監視する。 - 特許庁

A clock generating part 4 for generating clock signals is connected to the watch dog timer IC 2 through a tri-state output buffer 5.例文帳に追加

ウォッチドッグタイマＩＣ２にはクロック信号を発生するクロック発生部４がトライステート出力バッファ５を介して接続されている。 - 特許庁

Further, the CPU 31 has a watch dog timer(WDT) task 69 which is started by the communication task 63.例文帳に追加

更に、ＣＰＵ３１は、通信タスク６３によって起動されるウォッチドッグタイマ（ＷＤＴ）タスク６９を有する。 - 特許庁

In case the external watch dog timer 8 detects an irregularity of the system controlling unit 3, the main breaker 5 is shut down.例文帳に追加

外部ウォッチドッグタイマー８はシステム制御装置３の異常を検知した場合には、主幹ブレーカ５を遮断する。 - 特許庁

To provide an image forming apparatus that prevents unnecessary operation of a watch dog timer (WDT) that monitors operation of a CPU.例文帳に追加

ＣＰＵの動作を監視するウォッチドッグタイマ（ＷＤＴ）の不要な動作を防止して消費電力を低減する。 - 特許庁

To provide an information processor, a watch dog timer and an abnormality detection method that enable a high rate of breakdown detection at low cost.例文帳に追加

高い故障検出率を低コストで実現する情報処理装置、ウォッチドッグタイマ及び異常検出方法を提供する。 - 特許庁

To surely detect the runaway of a program without depending on the single step of a watch dog timer or a program.例文帳に追加

ウォッチドッグタイマやプログラムの単一ステップに依存することなく、プログラムの暴走を確実に検出する。 - 特許庁

An abnormality determining circuit 68 determines a runaway of the program manipulation by the CPU 64 using a watch dog timer or the like.例文帳に追加

異常判定回路６８は、ウォッチドッグタイマなどにより、ＣＰＵ６４によるプログラム処理の暴走などの異常を判定する。 - 特許庁

The watch dog timer is initialized as a first process of processes to restore the data of a main memory until a check point time (S105).例文帳に追加

チェックポイント時点までメインメモリのデータを回復させる処理の最初の処理として、ウォッチドッグタイマを初期化する（Ｓ１０５）。 - 特許庁

The watch dog timer 14 performs counting according to the first frequency-division clock DV_CLK1 to be output by a first frequency-division circuit 12.例文帳に追加

ウオッチドグタイマ１４は、第１の分周回路１２が出力する第１の分周クロックＤＶ＿ＣＬＫ１に従って、カウントを行なう。 - 特許庁

In the game stop processing, an unlimited loop is executed which sets hot start information while resetting a watch dog timer.例文帳に追加

前記遊技停止処理は、ホットスタート情報を設定するとともに、ウオッチドッグタイマをリセットする、無限ループを実行する。 - 特許庁

The watch dog timer 17 and the sleep control timer 20 of the microcomputer 11 are used by sharing a counter 18 by respective signal generating circuit 19 and 21.例文帳に追加

マイコン１１のウォッチドッグタイマ１７とスリープ制御タイマ２０は、それぞれの信号生成回路１９と２１とでカウンタ１８を共用して用いる。 - 特許庁

A time-out value is set from the application, and a watch dog timer is started (S49), and the timer is periodically reset before the time-out from the secondary OS so that the state of the secondary OS can be monitored.例文帳に追加

アプリケーションからタイムアウト値を設定してウォッチドッグタイマを始動させ（Ｓ４９）、２次ＯＳからタイムアウトとなる前に定期的にタイマーをリセットするようにして、２次ＯＳの状態を監視する。 - 特許庁

While the CPU 1 performs a processing in which the watch dog monitoring pulses cannot be outputted, the clock signals outputted from the clock generating part 4 are passed through the tri-state output buffer 5 and inputted into the watch dog timer IC 2.例文帳に追加

ウォッチドッグ監視パルスを出力できない処理をＣＰＵ１が行っている間、クロック発生部４から出力されるクロック信号がトライステート出力バッファ５を通過してウォッチドッグタイマＩＣ２に入力される。 - 特許庁

This machine is also provided with a clear processing ST 37 obstructing the functioning of the watch dog timer WDT by outputting the clear signals at intervals within a prescribed time and a system reset circuit 52 outputting an initial signal PS in inputting a power supply and delaying the timing of functioning of the watch dog timer WDT.例文帳に追加

一定時間以内の間隔でクリア信号を出力することによって、ウォッチドッグタイマＷＤＴが機能することを阻止するクリア処理ＳＴ３７と、電源投入時にイニシャル信号ＰＳを出力して、ウォッチドッグタイマＷＤＴが機能するタイミングを遅らせるシステムリセット回路５２とを設けた。 - 特許庁

A communication system including a plurality of salve controls 102 for transmitting/receiving serial data with a master control 101 which controls serial communication and a watch dog timer 105 for simultaneously resetting the plurality of slave controls 102 is configured such that a watch dog signal from the master control 101 is input through at least one system among the plurality of serial communication lines to the watch dog timer 105.例文帳に追加

シリアル通信を制御するマスタ制御部１０１との間でシリアルデータの送受信を行なう複数のスレーブ制御部１０２と、複数のスレーブ制御部１０２に同時にリセットをかけるウォッチドッグタイマ１０５を備えた通信システムにおいて、複数のシリアル通信ラインのうち、少なくとも１系統を介して、マスタ制御部１０１からのウォッチドッグ信号をウォッチドッグタイマ１０５に入力する構成とした。 - 特許庁

To provide a control device using a one-tip microcomputer to safely control a drive device provided with a motor and a braking machine without depending on a watch dog timer.例文帳に追加

電動機および制動機を備えた駆動装置を、ウォッチドッグタイマに依存することなく安全に制御することができる、ワンチップマイコンを用いた制御装置を提供すること。 - 特許庁

Output signals of an upper limit switch 33, a lower limit switch 24 and a watch dog timer 102 are input to a 3-input OR circuit 105.例文帳に追加

３入力論理和回路１０５には、アッパリミットスイッチ３３、ロアリミットスイッチ３４およびウォッチドッグタイマ１０２の出力信号が入力される。 - 特許庁

An instruction decoder 3 decodes a watch dog timer initialization instruction to be cyclically executed, and generates an instruction pulse for initializing the number of counts of a counter 1.例文帳に追加

命令デコーダ３が、定期的に実行されるウォッチドッグタイマ初期化命令をデコードし、カウンタ１のカウント数を初期化する命令パルスを生成する。 - 特許庁

Output of NAND is risen by the one shot low pulse and high pulse is inputted into the WD terminal of a watch dog timer IC 27.例文帳に追加

このワンショットのロウパルスによりナンドＮＡＮＤの出力が立ち上がり、ウォッチドッグタイマＩＣ２７のＷＤ端子へハイパルスが入力される。 - 特許庁

A WDT (watch dog timer) for detecting abnormality during start-up of an operation system is actuated in an execution stage of a boot loader from the actuation of the boot loader until the loading of the kernel.例文帳に追加

オペレーションシステムの起動時における異常を検出するためのＷＤＴが、ブートローダーの起動からカーネルがロードされるまでの間の該ブートローダーの実行段階において起動される。 - 特許庁

A watch dog timer circuit 13 started while using a serial data transmitted for a fixed period from a serial bus master 1 as a trigger is fitted to the serial bus slave 10.例文帳に追加

シリアルバススレーブ１０に、シリアルバスマスタ１から定周期に送信されるシリアルデータをトリガとして起動するウォッチドックタイマ回路１３をを備える。 - 特許庁

A transmission propriety signal (RDY/BSY) and a watch dog timer clear signal (WDTCLR) are transmitted from a liquid crystal control CPU 501 to a performance control CPU 401.例文帳に追加

液晶制御ＣＰＵ５０１から演出制御ＣＰＵ４０１へ、送信可否信号（ＲＤＹ／ＢＳＹ）とウォッチドッグタイマクリア信号（ＷＤＴＣＬＲ）が送信される。 - 特許庁

At that time, the CPU 4 is restarted by a watch dog timer 9 so that the processes ranging from the writing of the program to self-check can be automatically executed.例文帳に追加

このとき、ウオッチドッグタイマー９により、ＣＰＵ４を再起動させることにより、プログラムの書込みからセルフチェックまでを自動的に行える。 - 特許庁

That is to say, a port of an A/D built-in microcomputer 49 of the respiratory condition monitor 3 is controlled by a command signal from the personal computer 85, NMI (Non-Maskable Interrupt) is set to Low (the boot mode) (S230), and a watch dog timer is stopped.例文帳に追加

つまり、パソコン８５からの指令信号により、呼吸状態監視装置３のＡ／Ｄ内蔵マイコン４９のポートを制御し、ＮＭＩをＬｏｗ（ブートモード）にして（Ｓ２３０）、ウォッチドッグタイマを停止させる。 - 特許庁

To solve the problem that with a WDT(watch dog timer) doing nothing else but interrupting a system after the timeout of the WDT, a system is stopped in the case of falling into a serious state where restoration from a fault can not be performed just by interruption.例文帳に追加

WDTタイムアウト後、システムに割り込みをかけるだけのWDTでは、割り込みだけでは障害から復帰できない深刻な状態に陥った場合、システムが停止する。 - 特許庁

The system is provided with A WDT (watch dog timer) counter 12 which is variable and for monitoring a normal operation of a system mounting CPU 1 including system software and can set a time voluntarily until system abnormality is detected.例文帳に追加

システムソフトウェア含むＣＰＵ１を搭載したシステムの正常動作を監視するための可変なＷＤＴカウンタ１２を備え、システム異常検出までの時間を任意に設定可能とする。 - 特許庁

When the watch dog timer 111 generates time out, a BMC (Base Management Controller) 110 generates NMI interruption and informs a processor 100 that the magnetic disk unit 130 is abnormal.例文帳に追加

ＢＭＣ１１０は、ウォッチドッグタイマー１１１がタイムアウトを発生すると、ＮＭＩ割り込みを発生し、プロセッサ１００に磁気ディスク装置１３０が異常である旨を知らせる。 - 特許庁

A CPU 56 checks a power shutdown signal in the main processing and checks it gain after a prescribed time (time-out time of a watch dog timer 60) when the power source shutdown signal is not off.例文帳に追加

ＣＰＵ５６が、メイン処理にて電源断信号を確認し、電源断信号がオフ状態でないときは所定時間（ウォッチドッグタイマ６０のタイムアウト時間）おいてから電源断信号を再度確認する。 - 特許庁

To solve the problem of a conventional digital protective relay device, where CPU processing failure is monitored by a watch dog timer, which cannot identify possible causes of failure, or cannot return even some failure due to transient factor to a proper state.例文帳に追加

ディジタル形保護継電装置のＣＰＵの処理異常をウオッチドッグタイマで監視するのでは、異常原因の特定ができないし、一過性の要因による異常でも正常復帰できない。 - 特許庁

To solve the problem that since an expensive counter circuit or clock signal generation circuit is required in the constitution of a conventional watch dog timer, a power source control circuit and an image forming apparatus become expensive.例文帳に追加

従来のウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため高価なものとなってしまう。 - 特許庁

To provide a WDT diagnosing system capable of diagnosing the presence or absence of the abnormality of not only a watch dog timer but also a reset signal input terminal.例文帳に追加

ウオッチドッグタイマのみならず、リセット信号入力端子までの異常の有無まで診断できるようにしたＷＤＴ診断システムを提供する。 - 特許庁

Moreover, the system controlling unit 3 is provided an external watch dog timer 8 as a means for detecting an irregularity of the system controlling unit 3 itself.例文帳に追加

また、システム制御装置３には、システム制御装置３自体の異常を検知する手段として、外部ウォッチドッグタイマー８が取り付けられている。 - 特許庁

To normally restart a CPU with reduced additional construction in a computer device even with a failure of a starting memory area, in which device operation failure of the CPU is detected by a watch dog timer and the CPU is restarted when the operation is abnormal.例文帳に追加

ＣＰＵの動作異常をウオッチドッグタイマにより検出し、該動作異常時にＣＰＵを再起動させるコンピュータ装置において、少ない付加構成で起動用メモリ領域に障害があっても正常に再起動可能とする。 - 特許庁

When operating frequencies are high frequencies, or a power supply voltage is a low voltage, any pulse signal is not outputted to the counter 1 by a delay circuit 2 so that a microcomputer can be reset by this watch dog timer.例文帳に追加

遅延回路２は、動作周波数が高周波の場合、また電源電圧が低電圧の場合はパルス信号をカウンタ１へ出力しないことでマイクロコンピュータをリセットさせるウォッチドッグタイマである。 - 特許庁

To resolve the problem of a conventional combustion controller such as that a conventional watch dog timer circuit can not detect abnormality in case that operation frequency of a microcomputer, for example, drops since the microcomputer 1 judges it normal if a pulse signal is outputted from the microcomputer.例文帳に追加

従来のウォッチドッグタイマ回路ではマイコン１からパルス信号が出力されていればマイコン１が正常と判断するため、マイコンの動作周波数が例えば低下した場合に異常を検知できない。 - 特許庁

When abnormality of a CPU 2901 of a module for supplying a power source to another module is detected by a watch dog timer 2902, a reset IC 2903 is controlled, and a CPU 2901 is reset.例文帳に追加

他のモジュールに電源を供給するモジュールのＣＰＵ２９０１の異常をウオッチドッグタイマ２９０２が検出すると、リセットＩＣ２９０３を制御し、ＣＰＵ２９０１をリセットする。 - 特許庁

When a pulse period of a watch dog clear signal WD1 which a main CPU 111a generates is normal, closed circuit function retaining a closing motion element 104a by an output permission signal OUTE which a watch dog timer circuit 119 generates and then, alarm output is released by forced OFF command from the main CPU111a.例文帳に追加

メインＣＰＵ111aが発生するウォッチドッグクリア信号ＷＤ１のパルス周期が正常であるときにウォッチドッグタイマ回路119が発生する出力許可信号ＯＵＴＥによって開閉素子104aの閉路動作保持が行われた後に、メインＣＰＵ111aからの強制OFF指令によって覚醒出力は解除される。 - 特許庁