watchdog timersとは 意味・読み方・使い方

To operate system as if plural systems of watchdog timers are provided without providing the plural systems of watchdog timers as hardware.例文帳に追加

ハードウエア的に複数系統のウォッチドッグタイマを設けなくとも、複数系統のウォッチドッグタイマを設けたように動作させる。 - 特許庁

Two watchdog timers A12 and 22 and watchdog timers B13 and 23 having mutually different timeout are provided in a main system computer 1 and a redundant system computer 2.例文帳に追加

主系計算機１及び冗長系計算機２にそれぞれタイムアウト時間の異なる２つのウォッチドッグタイマＡ１２，２２及びウォッチドッグタイマＢ１３，２３を備える。 - 特許庁

A switching request pulse of systems is generated by the first watchdog timers A12 and 22 a fact that no system is switched is detected by the second watchdog timers B13 and 23 and computers 11 and 12 of the present operating system are simultaneously restarted.例文帳に追加

１つ目のウォッチドッグタイマＡ１２，２２によって系の切換要求パルスを生成させ、２つ目のウォッチドッグタイマＢ１３，２３によって系の切換が行われなかったことを検知させると同時に、現運用系の計算機１１，２１を再起動させる。 - 特許庁

Two watchdog timers are provided, that is, a watchdog timer for issuing a reset signal and switching a BIOS area to a backup side promptly when a BIOS cannot be started, and a watchdog timer for issuing a reset signal in a fixed time when the BIOS stalls in the process.例文帳に追加

ＢＩＯＳが起動不可能の場合、速やかにリセット信号を発行しＢＩＯＳ領域をバックアップ側に切り替えるウォッチドッグタイマーと、ＢＩＯＳが処理中にストールした場合、一定時間後にリセット信号を発行するウォッチドッグタイマーの２つのウォッチドッグタイマーを備える。 - 特許庁

Since the restriction value and the measurement start value can be set without losing the address space or the bit space, control of each watchdog timer can be executed without reducing decoding speed of an address or multiplexer speed of data even in a system incorporating many watchdog timers.例文帳に追加

本発明によれば、アドレス空間やビット空間をロスすることなく、制限値と計測開始値を設定できるため、数多くのウォッチドックタイマが内蔵されているシステムであっても、アドレスのデコード速度やデータのマルチプレクサの速度を下げることなく各ウォッチドックタイマの制御を行える。 - 特許庁

Second watchdog timers 4a, 4b respectively start counting operation by control start signals of devices 2a, 2b, output a reset signal for resetting the CPU 1 within time shorter than the set time of the first watchdog timer 3 and are cleared on the basis of output signals from the devices 2a, 2b.例文帳に追加

第２のウォッチドッグタイマ４ａ，４ｂは、デバイス２ａ，２ｂの制御開始信号でカウント動作を開始し、第１のウォッチドッグタイマ３の設定時間より短い時間でＣＰＵ１をリセットするためのリセット信号を出力し、かつ、デバイス２ａ，２ｂの出力信号に基づいてクリアされる。 - 特許庁

An electronic apparatus 1 in accordance with an embodiment includes: BIOS-ROM 13 storing a BIOS program 100 and option ROMs 301-30n; CPU 10; and a first watchdog timer 20 and second watchdog timers 31-3n for resetting the boot process.例文帳に追加

一実施形態における電子機器１は、ＢＩＯＳプログラム１００及びオプションＲＯＭ３０１〜３０ｎが記憶されたＢＩＯＳ−ＲＯＭ１３、ＣＰＵ１０、起動処理をリセットする第１ウォッチドッグタイマ２０及び第２ウォッチドッグタイマ３１〜３ｎを備えている。 - 特許庁